第7章时序逻辑电路的应用.ppt

本章主要内容 (1) 寄存器 (2) 串行加法器 (3) 计数器 7.1寄存器 寄存器是数字系统和计算机中用来存放数据或代码的一种基本逻辑部件，它由多位触发器连接而成。 从具体用途来分，它有多种类型，如运算器中的数据寄存器、存储器中的地址寄存器、控制器中的指令寄存器、I/O接口电路中的命令寄存器、状态寄存器等。 从基本功能上来分类，分为“没有移位功能的代码寄存器”和 “具有移位功能的移位寄存器”。 7.1.1 代码寄存器 主要用来接收、寄存和传送数据或代码。 一个由D触发器构成的4位代码寄存器如下图所示： 由图可见，4位输入数据同时进入寄存器，寄存器的四个输出端是同时有效的，这样的寄存器称为“并行输入并行输出”寄存器。 代码寄存器常常需要接收控制和清零功能，如下图所示： 同步清零方式 当LOAD=1(CLEAR=0)时，时钟脉冲到来，数据进入寄存器。 当CLEAR=1时，时钟脉冲到来，将整个寄存器清0；当CLEAR=0时，寄存器可以进行正常的数据输入操作。 异步清零方式 在下图所示的代码寄存器中，其清0操作是通过触发器的复位端R来实现的，也称为异步清0方式。 在这种方式下，清零操作是独立于时钟CP的。它与上图所示的同步清0方式不同，那里是靠时钟脉冲本身将数据“0”打入触发器的。 由JK触发器组成的4位代码寄存器 以上几种代码寄存器全为“并入-并出”寄存器。在介绍了移位寄存器后，还会看到“并入-串出”、“串入-并出”以及“串入-串出”的寄存器。 7.1.2 移位寄存器 具有使代码或数据移位功能的寄存器称为移位寄存器。它是计算机和数字电子装置中常用的逻辑部件。 1. 移位寄存器的构成 串入-串出的右移寄存器： 双向移位寄存器 既能左移又能右移的移位寄存器称为双向移位寄存器。下图表示了一个由3位D触发器和相应的控制电路构成的双向移位寄存器。 双向移位寄存器的控制与操作： 2. 移位寄存器的应用 例1 利用移位寄存器进行代码在两个寄存器间的串行相互传送。 (A) ?? (B)——如图7.7所示。 (A) ? (B)，且要求A的内容不变——如图7.8所示。 图7.7 (A) ?? (B)的实现 图7.8 (A) ? (B)的实现 例2 移位寄存器在数据通信中的应用。 移位寄存器A采用“并入-串出”的工作方式，即它并行接收系统A中的数据，然后逐位移出数据到通信线路上； 移位寄存器B采用“串入-并出”的工作方式，即它是逐位串行接收由通信线路上传来的数据，每接收一位，移位一次。当移位寄存器B被装满之后，再并行输出到系统B中去。 例3 利用移位寄存器实现码序列检测器。 7.2 串行加法器 前面讨论的加法器称为并行加法器。相加的二进制数有多少位就相应需要多少位全加器电路，各位的加法操作是并行进行的。 在实际使用中，对于速度要求不高的场合，还可采用串行加法器。 串行加法器 比较： 串行加法器结构比并行加法器简单，所用设备较省。 串行加法器速度比并行加法器慢，实现n位二进制数相加，串行加法器需要n个CP脉冲才能完成，而并行加法器只需一个CP脉冲即可完成。 7.3 计数器 1. 二进制异步计数器 工作特性：各级触发器的翻转不是同时的，每位触发器的翻转要依赖于前一位触发器从1到0的翻转。 工作波形：逐级波形的二分频 二进制异步计数器的状态转换表 2. 二进制同步计数器 特点：计数脉冲同时作用到各位触发器的CP端，当计数脉冲到来后，该翻转的触发器都同时翻转。同步计数器也称并行计数器。 (1) 二进制同步加1计数器 计数器的“模”： 计数器工作时总是从某个起始状态出发，依次经过所有状态后完成一次循环，通常称一次循环所包括的状态数为计数器的“模”。 3位二进制同步加1计数器的状态转换图如下图所示。由图可见,该计数器的模为8。其状态转换表同前面的二进制异步计数器. 用D触发器构成三位二进制同步加1计数器 第一步：列出状态转换表（简称状态表） 第二步：列出触发器的激励函数表（简称激励表），以求出各触发器的D端激励函数表达式。 激励表与次态真值表的表示形式不同： 次态真值表： 自变量：触发器的输入和现态 因变量：次态 激励表： 自变量：触发器的现态、次态 因变量：输入 激励表说明的是触发器从现态转到某种次态时对其输入条件的要求。 各种触发器的激励表可以从次态真值表直接推出。 从次态真值表推出激励表(以D触发器为例) D触发器的次态真值表 D触发器