dsp考试知识点总结.docVIP

DSP考试知识点 DSP狭义理解是数字信号处理器，广义理解是数字信号处理（方法、技术）。 信号的数字化需要三个步骤：抽样、量化和编码。 数字信号处理的优势(1)抗干扰能力强、无噪声积累(2)便于加密处理(3)便于存储、处理和交换(4)设备便于集成化、微型化(5)便于构成综合数字网和综合业务数字网(6)占用信道频带较宽 哈佛结构与冯·诺依曼结构的最大区别：哈佛结构：多总线结构、程数分开、单周期乘加、 冯·诺依曼结构：一组总线、程数不分、四周期乘法 规范的（Normalized）浮点数表达方式具有如下形式：±d.dd...d × β^ e , (0 ≤ d i β) ，其中 d.dd...d 即尾数，β 为基数，e 为指数。尾数中数字的个数称为精度，在本文中用 p 来表示。每个数字 d 介于 0 和基数之间，包括 0。小数点左侧的数字一般不为 0。 例：将实数 -9.625 表达为二进制的浮点数格式 首先，将小数点左侧的整数部分变换为其二进制形式，9 的二进制性形式为 1001。处理小数部分的算法是将我们的小数部分乘以基数 2，记录乘积结果的整数部分，接着将结果的小数部分继续乘以 2，并不断继续该过程： 0.625 × 2 = 1.25 1 0.25 × 2 = 0.5 0 0.5 × 2 = 1 1 0 当最后的结果为零时，结束这个过程。这时右侧的一列数字就是我们所需的二进制小数部分，即 0.101。这样，我们就得到了完整的二进制形式 -1001.101。用规范浮点数表达为-1.001101 × 2^3 DSP的特点：哈佛结构 、多总线结构、流水线结构、多处理单元、特殊的DSP指令、指令周期短、运算精度高。 ’C54x使用40位的算术逻辑运算单元和2个40位累加器，可完成宽范围的算术逻辑运算。 舍入器作用：用来对运算结果进行舍入处理，即将目标累加器中的内容加上215，然后将累加器的低16位清零。 C54内部的十大功能部件是中央处理器CPU、 I/O功能扩展接口、内部总线控制 、串行口、特殊功能寄存器、主机通信接口HPI、数据存储器、定时系统、程序存储器、 中断系统 ALU输入数据的预处理① 若数据存储器的16位操作数在低16位时，则当SXM=0时，高24位 ( 39~16位 ) 用0填充； 当SXM=1时，高24位 ( 39~16位 ) 扩展为符号位。② 若数据存储器的16位操作数在高16位时，则当SXM=0时，39~32位和15~0位用0填充；当SXM=1时，39~32位扩展为符号位，15~0位置0 ALU的饱和逻辑可以对运算结果进行溢出处理。当发生溢出时，将运算结果调整为最大正数（正向溢出）或最小负数（负向溢出）。① 若OVM=0，则对ALU的运算结果不作任何调整，直接送入累加器；② 若OVM=1，则对ALU的运行结果进行调整。当正向溢出时，将32位最大正数00 7FFFFFFFH装入累加器； 当负向溢出时，将32位最小负数FF 装入累加器。 TMS320C54x的40位桶形移位寄存器能将输入数据进行0~31位的左移和0~16位的右移。所移动的位数可由ST1中的ASM或被指定的暂存器T决定。 桶形移位寄存器移位数的形式：① 5位立即数，取值范围：-16~15； ②?ST1中的ASM位，取值范围：-16~15；③ 暂存器T中的低6位数值，取值范围：-16~31。 ’C54x共有两个通用I/O引脚（BIO和XF），BIO：主要用来监测外部设备的工作状态，XF：用于与外部接口器件的握手信号。 存储器可访问的最大存储空间为192K×16位，即64K字的程序存储器、64K字的数据存储器以及64K字的I/O空间。 ’C5402芯片共有20个地址引脚和16条数据引脚 。地址引脚用来寻址外部程序空间、外部数据空间和片外I/O空间。数据引脚：用于在处理器、外部数据存储器、程序存储器和I/O器件之间进行16位数据并行传输 TMS320C54x的结构是以8组16位总线为核心，形成了支持高速指令执行的硬件基础。1组程序总线PB：主要用来传送取自程序存储器的指令代码和立即操作数。3组数据总线CB、DB、EB：3条数据总线分别与不同功能的内部单元相连接。4组地址总线PAB、CAB、DAB、EAB ：用来提供执行指令所需的地址。 ’C54x提供三个16位寄存器来作为CPU状态和控制寄存器，它们分别为：状态寄存器0（ST0）、状态寄存器1（ST1）、工作方式状态寄存器（PMST ’C54x共有192K字的存储空间，分成3个相互独立可选择的存储空间：程序存储空间：用来存放要执行的指令和指令执行中所需要的系数表(数学用表)；数据存储空间：用来存放执行指令所