一种动态补偿、高稳定性的LDO设计.docxVIP

第31卷 第2期 第31卷 第2期 固体电子学研究与进展 V01．31，No．2 2011年4月 RESEARCH＆PROGRESS OF SSE Apr．，201l 一种动态补偿、高稳定性的LDo设计。 常昌远“ 王 青 杨 敏 赵荣飞 (东南大学集成电路学院，南京，210096) 20lo-06-25收稿，2010—09一17收改稿 摘要：设计并实现了一种动态补偿、高稳定性的LDO。针对LDO控制环路稳定性随负载电流变化的特点，给出 一种新颖的动态补偿电路。这种补偿电路能很好地跟踪负载电流的变化，从而使控制环路的稳定性几乎与负载电 流无关。设计采用CSMC o．5弘m标准CMOS工艺，利用Cadence的EDA工具完成电路设计、版图绘制和流片测 试，最终芯片面积为400 pm×650肿。设计的LDO工作电压为3．5～6．5 V，输出电压为3．3 V。结果表明，在提供 100 mA负载电流情况下电压差为200 mV，负载瞬态变化时最大输出电压过冲为100 mV，由电源电压变化和负载 变化引起的输出电压误差分别为o．003％／V和o．005％／A，电源抑制比低频时为80 dB，l kHz时为50 dB，整个电 路的静态电流约为34 pA。上述结果表明该LD0达到设计指标。 关键词：动态补偿；高稳定性；低压差线性稳压器 中图分类号；TM44；TN432 文献标识码：A 文章编号：1000一3819(2011)02一0180一05 Design of a Dynamic Compensation and High Stability LDO CHANG Changyuan WANG Qing YANG Min ZHA0 Rongfei (^越D，胁egr口t谢arcM矗，SD比舭n对U—i册百泐，Ⅳ4谚，lg，210096，cHⅣ) Abstract：In this paper，a dynamic compensation，high accuracy LDO regulator is designed and implemented．At first，considering the characteristic that the 100p stability changes with load current，a modified dynamic compensation circuit is proposed． The compensation circuit forms dynamic which track the L【)0’s output pole the 10ad current changes，so that the sta— bility of the controlloop is almost independent of load current．Based CSMC 0．5 pm CMOS process，this work compIetes circuit design，physical layout，tape—out and chip test． The chip is 400弘m×650肛m．The results show that the proposed LD0 has the foIlowing characteris— tics：the operating Voltage is 3．5～6．5 V，the output Voltage is 3．3 V，the dropout v01tage is 200 mV when it provides 1 00 mA load current，the maximum overshoot of output voltage is about 100 mV，the 1ine regulation rate is 0．003％／V，the load regulation rate is 0．005％／A，the power supply ripple rejection is 80 dB at low—frequency and is 50 dB at 1 kHz，the total quiescent current is about 34弘A．These results show that the LD0 basically meet the target of this design． Key wOrds：dynamic copensation；high stability；low—dropout linear regulators EEACC：2570 ·基金项目：国家核高基重大专