ADC入门_基础知识.ppt

* 工作原理 最终， 与 的关系为： * 1.5bit/stage 传输曲线 理想的 1.5bit/stage 传输曲线 实际 1.5bit/stage 的传输曲线 * Pipeline ADC 的优缺点 流水线结构ADC的优势为: (1)流水线结构ADC每级都有采样保持电路,在进行数据转换时,各级可以同步处理数据,从而提高了ADC的转换速率,提高了数据输出的效率; (2)流水线ADC各级子电路之间的级间放大器的增益大于1,这样,后级的非线性效应会被前级的增益减弱,从而降低了对后级电路的要求,节约了芯片的面积并降低了功耗; * Pipeline ADC 的优缺点 (3)流水线结构ADC可以通过数字校正算法和冗余自校正技术把电路的非理想因素对电路线性的影响降到最低。为了进一步降低功耗,电路的第一级可以不需要此采样保持电路。同时,由于有数字校正技术,放宽了对比较器失调的要求,流水线ADC可以采用动态比较器来降低功耗。 pipeline ADC的缺点： 由于采用了流水线形式的结构，输入到输出会有一定的延迟，延迟的时间与 Pipeline ADC 的级数和转换速度有关。这个缺点不利于 Pipeline ADC 应用在存在反馈的系统中。 * 集成电路的设计方法 对于规模较大的集成电路而言，一般采用自顶向下的设计方法。 首先通过对系统定义，了解系统的功能和性能，从而得到实现系统的方法； 然后根据系统定义选择和设计电路； 随后进行版图设计与验证； 最后制备掩模板、流片、封装和测试。 什么是深亚微米 详细讲解 解释 解释 举例说明 * 逐次逼近型ADC 逐次逼近型ADC也被称为二进制搜索ADC,它是用一个高速高精度的比较器将模拟输入信号与前一次得到的模数转换结果通过DAC后的输出相比较,以此来得到从MSB到LSB的每一位。逐次逼近型ADC除了需要一个比较器外,还要包含一个采样保持电路、一个逐次逼近寄存器(SAR)和一个数模转换器(DAC)。逐次逼近型ADC的结构如下图所示。 * 逐次逼近型ADC结构图 * 逐次逼近型ADC的适用系统 逐次逼近型ADC的转换周期是从采样模拟信号开始的,采样值与DAC初始化输出结果相减,输出的差被比较器量化,该比较器通过输出的结果指示SAR增加还是减小DAC的输出,然后输入采样减去新的DAC输出,该过程一直重复,直到满足所要求的精度为止。 逐次逼近型ADC完成n位数字转换需要N个时钟周期来完成。因此,当分辨率提高时,转换器的速度就会相应的降低。 逐次逼近型ADC的静态误差会受到DAC线性度的限制,通过校准或者微调DAC可以获得非常高的分辨率。 因此逐次逼近型ADC常用于高分辨率、低速的系统及设备。 * ∑-?ADC ∑-?ADC线性度很高,但同时对器件的匹配要求不高。∑-?ADC通常由一个积分器、一个比较器、一个1位的DAC和一个数字滤波器构成,其结构如下图。∑-?ADC首先将输入信号与DAC输出相减得到一个差值,这个差值通过积分器积分,得到的电压值通过比较器与基准电压进行比较,从而得到一位数字输出。然后,这个数字量作为DAC的输入进入下一个转换周期。 * ∑-?型ADC结构图 * ∑-?ADC的优缺点及应用 ∑-?ADC实际上是以最低的分辨率(l位)来实现模拟信号的数字化。为了提高分辨率,要再对比较器的输出进行数字滤波。它的最高分辨率现在可以达到24位,但这却是以牺牲速度换取的。每输出一次完整的结果,都需要对输入信号采样很多次。 ∑-?ADC的特点是模拟电路的比例小,对模拟电路的要求降低,结构比较简单。∑-?ADC现在主要是应用在音频、图像处理和ADSL通信等领域。 * pipeline　ＡＤＣ pipeline ADC的系统结构示意图 pipeline ADC的基本单元 Pipeline ADC（1bit） Pipeline ADC（1.5bit） Pipeline ADC 的优缺点 * Pipeline ADC的系统结构示意图 * pipeline ADC的基本单元 采样保持电路（S/H） 子ＡＤ电路 ＭＤＡＣ电路（乘法数模转换器） 误差校正电路 基准源 时钟电路 数字编码电路 * 采样保持电路 采样保持电路 * 采样开关 * 三种机制产生误差 1、沟道电荷注入 2、时钟馈通 3、KT/C噪声 * 沟道电荷注入 * 时钟馈通 * KT/C噪声 * 误差的消除 以上误差的存在，对于高速高精度 Pipeline ADC 来说是很不利的，因此需要采取一定措施来减小。 减小电荷注入效