第十章 ARM存储器接口及AMBA总线.pptVIP

ARM存储器接口 及AMBA总线 主要内容 ARM存储器接口 AMBA总线 ARM7TDMI 接口信号 时钟与时钟控制 MCLK – 输入 处理器工作的时钟 静态设计的ARM通过延长时钟周期来访问慢速的设备 nWAIT – 输入 在ARM内部与MCLK相与 必须在MCLK为低的相位阶段改变 容许该信号从一个周期扩展到另一个周期，延长总线访问周期 ECLK – 输出 核心逻辑的时钟的输出。 在正常和调试状态下反映内部时钟 ph1 ph2 – 内部信号 双相位非覆盖的内部时钟 处理器内部工作周期 时钟控制 - nWAIT 控制 时钟控制 – 扩展 MCLK 数据总线 32 位 双向或单向数据总线 BUSEN = 0 配置双向数据总线 BUSEN = 1 配置单向数据总线 字节、半字及字访问 读数据必须有效且稳定到相位2结束 写数据在相位1改变，保持稳定贯穿相位2 数据总线配置 (1) 数据总线配置 (2) 地址总线 32 位 (4G字节) 寻址能力 默认时序 在前一周期的相位2阶段变为有效，保持稳定贯穿当前周期的相位1阶段 流水线地址 地址时序可以通过APE（或ALE）移位 为获得较好的系统性能，建议使用默认时序 地址总线控制 APE 和 ALE – 输入 ARM 建议两个信号都为高，以便有最长的时间进行地址译码 APE: 地址流水线使能 APE = 1 – 地址是流