《基于VHDL的建模方式的研究与仿真》【毕业设计论文】.docVIP

PAGE 摘 要 VHDL的英文全名是Very-High-Speed Integrated Circuit Hardware Description Language，诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本，VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。 本文主要是基于VHDL建模与仿真来研究和学习建模中不同的描述风格，因此我选择这个题目会在我今后的学习和工作中用以参考。我是在仿真环境quartus II下，用各种不同的例子进行编程与仿真，通过其用VHDL的编程语句来比较不同描述风格的各自的特点，并利用其仿真结果来比较它们的不同之处。 首先我先对VHDL的几种描述风格进行研究，我用一个全加器的例子来用不同风格的描述进行编译和仿真；然后在不同的情况下，用比较合适的描述风格来描述不同的例子。由此可比较出它们的特点，行为描述的方式是对系统数学模型的描述，其抽象程度比结构化描述的方式更高，行为描述方式的VHDL语言程序主要用于系统数学模型的仿真或者系统工作原理的仿真；数据流模型的功能说明实体的信息流动，不易描述复杂电路，修改不易，用数据流描述方式其程序的编程语句比较简短；结构化描述能大大提高设计效率，电路特性清楚明了，比较适合大型复杂的电路模块设计。 最后我研究了一下两种类类型有限状态机：Mealy和Moore。Moore有单进程和多进程型。Mealy和Moore都用于描述时序逻辑转换和处理判断与输出。Moore有限状态机最重要的特点就是将输入与输出信号隔离开来。Mealy型电路的输出能对输入改变做出快速的响应。两种状态机描述比较适合综合性高和高效的VHDL状态机。可以方便的利用时序来控制整体的逻辑。并对每一时序变化进行处理判断和输出，这样比较智能化。由于本人知识有限，有限状态机中的单机处理和多机处理没有找到相关资料，因此没有研究。 关键词：VHDL，描述风格，Mealy，Moore Abstract VHDL full name in English is the Very-High-Speed Integrated Circuit Hardware Description Language, was born in 1982.The end of 1987, VHDL is recognized as the standard hardware description language by IEEE and the U.S. Department of Defense. Since the IEEE published a standard version of VHDL, VHDL in the field of electronic design has been widely accepted and gradually replace the existing non-standard hardware description language. This article is based on VHDL modeling and simulation modeling to study and learn different styles described, so I chose this subject in my study and work in the future for reference. I was under the simulation environment quartus II, using different examples to design program and simulation, through the use of VHDL programming statements to compare the different description Style of their own characteristics, and use the simulation results to compare their differences. Firstly, I study several description styles of the VHDL, I use the example of a full adder to compile and simulate by different styles of descriptions; Then in different circumstances, I use the more appropriate