1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 计算机
  5. 通信/网络

降低系统芯片中跨时钟域设计和验证复杂度的方法Methodfor.pdfVIP

降低系统芯片中跨时钟域设计和验证复杂度的方法Methodfor.pdf

    1. 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
    2. 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
    3. 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
    4. 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
    5. 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
    6. 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
    7. 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
    查看更多
    第卷第期通信学报年月降低系统芯片中跨时钟域设计和验证复杂度的方法刘丹冯毅党向磊佟冬程旭王克义北京大学深圳研究生院广东深圳北京大学微处理器研发中心北京摘要在系统芯片设计中直接采用现有的跨时钟域信号处理方法不仅设计复杂度高而且验证难度大为了解决这个问题将跨时钟域设计与功能设计完全分离在每个通信接口部件中采用独立的专用的跨时钟域处理模块统一解决跨时钟域信号的传输问题并通过封装点对点通信接口和合并处理同一方向的跨时钟域信号将需要处理的跨时钟域信号的数量减少为方向相反的组实验结果表明该方法能够有效降低跨时

    第33 卷第11 期 通 信 学 报 Vol.33 No. 11 2012 年11 月 Journa l on Communications November 2012 doi:10.3969/j .issn.1000-436x.2012.11.0 19 降低

    您可能关注的文档

    最近下载

    文档评论（0）

    niupai11 + 关注
    实名认证
    文档贡献者

    该用户很懒，什么也没介绍

    咨询Ta 进入空间

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >