第七章 门电路和组合逻辑电路.pptVIP

第7章 门电路和组合逻辑电路 第一节 分立元件门电路 一、 二极管“与” 门电路 二、 二极管“或” 门电路 三、 晶体管“非” 门电路 第二节 TTL集成门电路 一、 TTL“与非”门电路 2. 主要参数 二、 三态输出TTL“与非”门电路 第三节 CMOS集成门电路 第四节 集成逻辑门电路使用中的几个实际问题 第五节 组合逻辑电路的分析与设计 一、 组合逻辑电路的分析 二、 组合逻辑电路的设计 一、 加法器 1、 半加器 2、 全加器 3、多位加法器 二、 编码器 2、 二 – 十进制编码器 三、 译码器和数字显示 CT74LS139型译码器 2、 二-十进制显示译码器 四、数据分配器 数据分配器的功能表 五、 数据选择器 状 态 表 例：三位二进制译码器（输出高电平有效） 输 入 A B C F0 F1 F2 F3 F4 F5 F6 F7 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1 输 出 写出逻辑表达式 F0=A B C F1=A B C F2=A B C F3=A B C F7=A B C F4=A BC F6=A B C F5=A B C 逻辑图 C B A 1 1 1 F0 F1 F2 F3 F4 F5 F6 F7 0 1 1 1 0 0 1 0 0 0 0 0 0 0 A A B B C C 例：利用译码器分时将采样数据送入计算机 总线 2-4线译码器 A B C D 三态门 三态门 三态门 三态门 译码器工作 总线 译码器工作 工作原理：(以A0A1= 00为例) 0 0 0 总线 2-4线译码器 A B C D 三态门 三态门 三态门 三态门 脱离总线 数据 全为“1” CT74LS139型译码器 (a) 外引线排列图；(b) 逻辑图 (a) GND 1F3 1F2 1F1 1F0 1A1 1A0 1S 8 7 6 5 4 3 2 1 2F2 2F3 2F1 1F0 2A1 2A0 2S +UCC 10 9 16 15 14 13 12 11 CT74LS139 (b) 1 1 1 1 1 F0 F1 F2 F3 S A0 A1 双 2/4 线译码器 A0、A1是输入端 F0~F3是输出端 S 是使能端 输 入 输 出 S A0 A1 F0 1 1 0 0 0 0 0 1 1 0 0 1 1 0 1 1 1 0 139功能表 ? ? F1 F2 F3 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 双 2/4 线译码器 A0、A1是输入端 F0~F3是输出端 S 是使能端 S = 0时译码器工作 输出低电平有效 在数字电路中，常常需要把运算结果用十进制 数显示出来，这就要用显示译码器。 二 十进制代码 译码器 驱动器 显示器 二. 门电路多余输入端的处理 一般不允许将多余的输入端悬空（相当于高电平），否则将会引入干扰信号。 三. CMOS门电路与TTL门电路的连接 CMOS门电路与TTL门电路的连接主要包括两方面： 1、CMOS电路驱动TTL电路； 2、 TTL电路驱动CMOS电路； CMOS电路驱动TTL电路 四. 门电路驱动分立元件电路 门电路驱动分立元件门电路如下图： 组合逻辑电路：任何时刻电路