计算机硬件及网络第六章时序逻辑电路.ppt

第六章 时序逻辑电路 6.1 概述 一、时序逻辑电路的特点 功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。 例：串行加法器，两个多位数从低位到高位逐位相加 2. 电路结构上 ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出 二、时序电路的一般结构形式与功能描述方法 三、时序逻辑电路分类 根据触发器状态转换情况的不同分为：  时序逻辑电路的逻辑功能主要可用逻辑方程式、状态表、状态图、时序图4种方式表示。 2） 状态表 状态表是将外加输入信号和触发器的现态作为输入，次态和电路输出信号作为输出，反映输入、输出信号间对应取值关系的表格。如表所示。 3） 状态图 状态图是反映时序电路状态转换规律及相应输入、输出取值情况的几何图形。 状态转换图 4） 时序图 时序图也就是触发器工作波形图， 它形象地表达了输入信号、输出信号、电路状态等的取值在时间上的对应关系。 五、 时序逻辑电路的一般分析方法 (3)求状态方程 时序逻辑电路分析实例 例1、分析图示电路的逻辑功能。 设起始状态是Q3Q2Q1=000。  （2）写驱动方程和输出方程。 J1= J2= J3= K1= K2= K3=  C= 3） 求状态方程。 将驱动方程代入JK触发器的特性方程 可得： 由状态表作状态图， 如图所示。 例： （4）列状态转换表： （5）状态转换图 小 结 6.3 若干常用的时序逻辑电路 6.3.1 寄存器和移位寄存器 一、寄存器 ①用于寄存一组二值代码，N位寄存器由N个触发器组成，可存放一组N位二值代码。 ②只要求其中每个触发器可置1，置0。 例1： 例：74HC175 二、移位寄存器（代码在寄存器中左/右移动每作用一个时钟CP移动一位代码。） 具有存储 + 移位功能 器件实例：74LS 194A，左/右移，并行输入，保持，异步置零等功能 扩展应用（4位 8位） 6.3.2 计数器 用于计数、分频、定时、产生节拍脉冲等 分类：按时钟分，同步、异步 按计数过程中数字增减分，加、减和可逆 按计数器中的数字编码分，二进制、二-十进制和 循环码… 按计数容量分，十进制，六十进制… 功能：累计计数脉冲CLK的个数，即用电路输出的状态变化反映计数脉冲作用的个数 一、同步计数器 同步二进制计数器 ①同步二进制加法计数器 原理：根据二进制加法运算规则可知：在多位二进制数末位加1，若第i位以下皆为1时，则第i位应翻转。 由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为： 器件实例：74161 ②同步二进制减法计数器 原理：根据二进制减法运算规则可知：在多位二进制数末位减1，若第i位以下皆为0时，则第i位应翻转。 由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为： ③同步加减计数器 a.单时钟方式 加/减脉冲用同一输入端， 由加/减控制线的高低电平决定加/减 器件实例：74LS191（用T触发器） 2. 同步十进制计数器 ①加法计数器 基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。 器件实例：74 160 ②减法计数器 基本原理：对二进制减法计数器进行修改，在0000时减“1”后跳变为1001，然后按二进制减法计数就行了。 二. 异步计数器 1. 二进制计数器 ①异步二进制加法计数器 在末位+1时，从低位到高位逐位进位方式工作。 原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转 三、任意进制计数器的构成方法用已有的N进制芯片，组成M进制计数器，是常用的方法。 1. N > M 具体方法：置零法 置数法 例：将十进制的74160接成六进制计数器 例：将十进制的74160接成六进制计数器 置数法：关键是找到使计数器恢复到起始状态的置数状态 2. N < M ①M=N1×N2 先用前面的方法分别接成N1和N2两个计