VHDL设计初步(新模版)（）培训资料.ppt

《数字电路与系统设计》EDA实验;《数字电路与系统设计》EDA实验;第1部分 VHDL设计初步;VHDL历史回顾;几种常用的HDL语言： （1）VHDL硬件描述语言：功能强，规范性好； （2）VerilogHDL硬件描述语言：功能强、灵活性高； （3）ABEL硬件描述语言：属于较低级的硬件描述语言； （4）AHDL硬件描述语言：Altera公司开发，语法简单，但不通用。 其中：VHDL和VerilogHDL已成为IEEE标准。; VHDL在语法和风格上类似于现代高级编程语言。但要注意，VHDL毕竟描述的是硬件，它包含许多硬件特有的结构。 HDL是用文字化方法描述电子电路与系统。;VHDL与计算机语言的区别;《数字电路与系统设计》回顾;主要内容安排;1 多路选择器的VHDL描述;例1.1 2选1多路选择器的实体描述;ENTITY mux21 IS PORT ( a, b : IN BIT; s : IN BIT; y : OUT BIT ); END ENTITY mux21; ARCHITECTURE one OF mux21 IS BEGIN y = a WHEN s = 0 EL