电工电子学第5章 数字集成电路（时序逻辑电路）.pptVIP

异步十进制加法计数器设计 (用下降沿触发的维—阻型J-K触发器) CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 分析状态转换表,找出JK控制规律: (1) CP 时,Q0翻转,JK=11 (2) Q0 时,Q1翻转 (3) Q1 时, Q2翻转,JK=11 10 1 0 1 0 0 0 0 0 (5)当Q3=1(Q3=0)且Q0 时,将Q1清0 (4) Q0 时, Q3翻转,且 Q2Q1=11时,Q3由0翻转成1 Q2Q1=00时,Q3被清成0 R Q Q R S J K Q Q R S J K Q Q R S J K Q Q R S J K (1) CP 时,Q0翻转,JK=11 异步十进制加法计数器设