数字电子技术项目4 4位二进制数加法数码显示.pptVIP

项目4 4位二进制数加法数码显示 电路的制作 4.1 项目描述 本项目通过全加器逻辑功能验证、数值比较器逻辑功能验证技能训练，4位二进制数加法数码显示电路的制作，将数制、码制、半加器、全加器、比较器等相关知识内容有机融合。 项目要求 二进制数加法数码显示电路，能实现4位二进制数相加，并能通过译码显示电路实现数码显示。 4.2 项目资讯 4.2.1 加法器 1．半加器 两个一位二进制数相加运算称为半加，实现半加运算功能的电路称为半加器。 半加器的输入是加数A、被加数B，输出是本位和S、进位C，根据二进制数加法运算 写表达式 2. 全加器 将两个多位二进制数相加时，除了将两个同位数相加外，还应加上来自相邻低位的进位，实现这种运算的电路称为全加器。 全加器具有三个输入端，A、B为被加数和加数，Ci-1是来自低位的进位输入，两个输出端，Ci是向高位的进位输出，Si是本位和输出。 写出输出逻辑表达式 3. 多位加法器 1）串行进位加法器 要进行多位数相加，最简单的方法是将多个全加器进行级联，称为串行进位加法器。如图4-3所示是4位串行进位加法器，从图中可见，两个4位相加数A3A2A1A0和B3B2B1B0的各位同时送到相应全加器的输入端，进位数串行传送。全加器的个数等于相加数的位数，最低位全加器的Ci-1端应接0。 超前进位加法器 为了提高速度，人们又设计了