数字逻辑电路测试与设计第十五讲（4课时）数字钟设计（三）.ppt

四、数字钟的设计与制作 数字电路设计方法 传统数字电路的设计和实现方法与现代的数字系统的设计方法的主要区别有： 四、数字钟的设计与制作 P4M2 用VHDL语言设计功能模块 所用器件 传统设计中，设计师根据系统的要求选择所需的通用集成电路，然后用这些通用集成电路构成设计系统。 现代设计中，设计师根据系统的要求选择一块合适的可编程器件。将多块通用集成电路实现的逻辑功能用一块可编程器件实现，大大地减小了系统的体积。 四、数字钟的设计与制作 P4M2 用VHDL语言设计功能模块 设计方法 传统设计采用自底向上(Bottom up)的设计方法。设计师首先根据设计要求选择具体的逻辑器件，然后用这些器件构建系统所需的模块，最后将这些模块连接起来，组成设计的系统。 现代设计中采用的自顶向下(Top down)的设计方法是伴随着硬件设计语言(HDL)和计算机辅助设计(EDA)的发展而出现的。设计师首先进行整个系统的功能设计与仿真，然后借助于EDA设计工具中的逻辑综合优化工具生成具体的门级逻辑电路的网表，自动实现从高层次(系统)到低层次(具体电路)的转换。由于整个设计仿真是从系统顶层开始的，可以从一开始就控制系统的性能，从而保证了设计结果的正确性。 四、数字钟的设计与制作 P4M2 用VHDL语言设计功能模块 设计手段 传统的数字电路硬件设计原文件均为电原理图的形式，在原理图中