数字逻辑欧阳星明.pptxVIP

;;;;;;;;;;;;;;;;;;;;;;;24 ;25 ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;　　注意！时钟控制R-S触发器虽然解决了对触发器工作进行定时控制的问题，而且具有结构简单等优点，但依然存在如下两点不足： ● 输入信号依然存在约束条件，即R、S不能同时为1； ● 可能出现空翻现象。;;;;;;;;;;;;　　上述J-K触发器结构简单，且当J、K同时为1时，在时钟脉冲作用下也有确定的状态，因此具有较强的逻辑功能。但依然存在“空翻”现象，除了对时钟脉冲的宽度要求非常苛刻外，还必须保证在时钟脉冲作用期间输入信号不发生跳变。 为了进一步解决“空翻”问题，实际中广泛采用主从J-K触发器。;;;;;;;;;1. J-K触发器转换成D触发器 ;2. J-K触发器转换成T触发器 ;3. J-K触发器转换成R-S触发器 ;1. D触发器转换成J-K触发器 ;2. D触发器转换成T触发器 ;3. D触发器转换成R-S触发器 ;;;