数字电子技术基础简明教程 译码器和数据选择器逻辑功能测试和设计.docVIP

PAGE PAGE 1 组合电路Ⅱ（译码器和数据选择器） 浙江师范大学数理与信息工程学院物理133班 陈泽亚一、实验目的 1．熟悉集成数据选择器、译码器的逻辑功能及测试方法。 2．学会用集成数据选择器、译码器进行逻辑设计。 二、实验仪器及材料 1．实验仪器设备：双踪示波器、数字万用表、数字电路实验箱 2．器件： 74LS139 2-4线译码器 1片 74LS153 双4选1数据选择器 1片 74LS00 二输入端四与非门 1片 三、实验内容及步骤 1．译码器功能测试 将74LS139双2-4线译码器按图3-1分别输入逻辑电平，并填写表3.1输出状态。 其中，G：选通端（低电平有效）　　　A、B：译码地址输入端 　Y0~Y3：译码输出端（低电平有效） 图3-1 表3.1 输入 输出 使能 选择 1G 1B 1A Y0 Y1 Y2 Y3 H L L L L X L L H H X L H L H H L H H H H H L H H H H H L H H H H H L 2．译码器转换 将双2-4线译码器转换为3-8线译码器。 （1）画出转换电路图。 （2）在实验箱上接线并验证设计是否正确。 （3）设计并填表写出该3-8线译码器功能表。 表3.2 输入