数字电子技术基础简明教程 （复习）.ppt

触发器是组成时序逻辑电路的基本单元 触发器：存放二进制数字信号和两状态逻辑信号的单元电路。 　　一个触发器能保存一位二进制信息 。 　　触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等5种方式来描述。触发器的特性方程是表示其逻辑功能的重要逻辑函数，在分析和设计时序电路时常用来作为判断电路状态转换的依据。 现态和次态： 现态：接收输入信号之前的状态，Qn 次态：接收输入信号之后的状态、Qn+1 现态和次态是两个相邻离散时间里触发器的输出状态。 （1）从电路结构不同分 （2）从逻辑功能不同分 1）RS触发器 3）主从触发器 1）基本触发器 触发器的分类： 2）同步触发器 4）边沿触发器 2）JK触发器 4）D触发器 3）T触发器 本章的重点是研究现态和次态之间的逻辑关系。 　　各种不同逻辑功能的触发器的特性方程为： RS触发器：Qn+1=S+RQn，其约束条件为：RS＝0 JK触发器： Qn+1=JQn+KQn D触发器： Qn+1=D T触发器： Qn+1=TQn+TQn T’触发器： Qn+1=Qn 　　同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。 触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式 转换步骤： （1）写出已有触发器和待求触发器的特性方程。 （2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。 （3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。 （4）根据转换逻辑画出逻辑电路图。 转换方法： 利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。 边沿触发器的相互转换 从JK型到D型触发器的转换。 J=K=D 从JK型到RS型触发器的转换。 J =S K=R RS=0 从JK型到T型触发器的转换。 J =K=T 从JK型到T’型触发器的转换。 J＝K＝1 学习要点： 时序电路的分析方法和设计方法 计数器、寄存器等中规模集成电路的 逻辑功能和使用方法 第5章　时序逻辑电路 　　时序电路的特点是：在任何时刻的输出不仅和输入有关，而且还决定于电路原来的状态。为了记忆电路的状态，时序电路必须包含有存储电路。存储电路通常以触发器为基本单元电路构成。 　　时序电路可分为同步时序电路和异步时序电路两类。它们的主要区别是，前者的所有触发器受同一时钟脉冲控制，而后者的各触发器则受不同的脉冲源控制。 时序电路的逻辑功能可用逻辑图、状态方程、状态表、卡诺图、状态图和时序图等6种方法来描述，它们在本质上是相通的，可以互相转换。 　　时序电路的分析，就是由逻辑图到状态图的转换；而时序电路的设计，在画出状态图后，其余就是由状态图到逻辑图的转换。 电路图 时钟方程、驱动方程和输出方程 状态方程 状态图、状态表或时序图 判断电路逻辑功能 1 2 3 5 计算 4 时序逻辑电路的分析方法 时序电路的分析步骤： 设计要求 原始状态图 最简状态图 画逻辑电路图 检查电路能否自启动 1 2 4 6 时序电路的设计步骤： 选触发器，求时钟、输出、状态、驱动方程 5 状态分配 3 化简 时序逻辑电路的设计方法 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。 计数器 二进制计数器 十进制计数器 N进制计数器 加法计数器 同步计数器 异步计数器 减法计数器 可逆计数器 加法计数器 减法计数器 可逆计数器 二进制计数器 十进制计数器 N进制计数器 ······ 计数器 状态数 M 与二进制代码的位数 n 之间的关系：2n-1≤M≤2n 在数字电路中，用来暂时存放二进制数据或代码的电路称为寄存器。 寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。 寄存器 按照功能的不同，寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。 单向移位寄存器具有以下主要特点： （1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。 （2）n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作，此后可从Q0～Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。 （3）若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。 　　环形计数器是由移位寄存器加上一定的反馈电路构成的。将n 位移位寄存器的末级输出Qn-1 反馈到首级的D0