存储器设计：存储器设计课程设计.docVIP

　　计算机组成原理实验 　　实验五 存储器设计 　　专业班级计算机科学与技术 　　学号 0936008 姓名冯帆 　　学号 0936036 姓名张琪 　　实验地点 理工楼901 　　实验五 存储器设计 　　一、实验目的 　　1、 掌握RAM 和ROM 的Verilog 语言描述方法； 　　2、 学习用宏模块的方法定制RAM 和ROM 。 　　二、实验内容 　　1、设计并实现一个8*8 的单端口的RAM ； 　　2、设计并实现一个128*16的ROM ； 　　3、设计并实现一个双端口的128*16的RAM 。 　　4、设计并实现正弦信号发生器，参考“正弦信号发生器实验指南”。 　　三、实验仪器及设备 　　PC 机+ Quartus Ⅱ 0 + DE2-70 　　四、实验步骤 　　 打开Quartus 软件，新建工程。 　　2．分析单端口，双端口，ROM,RAM 的含义。 　　3．Verilog 程序如下，并简单注释。 　　① 　　module SingleRamTest(read_data, read_address, write_data, write_address, memwrite, clock, reset); 　　output [7:0] read_data; //数据的输出 　　input [2:0] read_address; //读数据地址的输入 　　input [