天津大学通信系统集成电路设计实验二.pdfVIP

6/5/2020 课程名称：通信系统集成电路设计 课程名称：通信系统集成电路设计 PN9 PN9 实验名称： 序列与计数器的实现 实验名称： 序列与计数器的实现 姓 名： 姓 名： 学 号： 学 号： 班 级： 班 级： XXXX XX XX XXXX XX XX 日 期： 年 月 日 日 期： 年 月 日 /view/c0b828fbf9c75fbfc77da26925c52cc58bd690eb.html 1/12 6/5/2020 PN9 实验二 PN9 序列与计数器的实现 实验二 序列与计数器的实现 一、实验目的 一、实验目的 1 1、了解伪随机序列的应用和产生原理、方法。 、了解伪随机序列的应用和产生原理、方法。 2 FPGA 2、掌握在FPGA 上利用线性反馈移位寄存器实现伪随机码发生器的方法。 、掌握在 上利用线性反馈移位寄存器实现伪随机码发生器的方法。 3 3、通过波形仿真验证此实现方法的正确性和伪随机序列的周期性。 、通过波形仿真验证此实现方法的正确性和伪随机序列的周期性。 4 VHDL 9~0 4、学会使用VHDL 的结构化描述风格设计9~0 的计数器。 、学会使用 的结构化描述风格设计 的计数器。 二、实验环境 二、实验环境 1 Quartus II 9.1 (32-Bit) 1 Quartus II 9.1 (32-Bit) 、 2、ModelSim-Altera 6.5a (Quartus II 9.1) 2、ModelSim-Altera 6.5a (Quartus II 9.1) 、 3 Win2000 3 Win2000 、 操作系统 、 操作系统 三、实验要求 三、实验要求 1 PN9 1 PN9 、 、 (a) VHDL FPGA (a)利用VHDL 语言编程实现伪随机码发生器的设计，在 FPGA 内利用线性反 利用 语言编程实现伪随机码发生器的设计，在 内利用线性反 馈移位寄存器结构实现伪随机码的产生； 馈移位寄存器结构实现伪随机码的产生； dataout.txt matlab (b) dataout.txt