数字电路试卷1.doc

PAGE PAGE 2 1. 引起组合逻辑电路中竟争与冒险的原因是（ b ） A、逻辑关系错； B、 干扰信号；C、电路延时； D、电源不稳定。 4. 逻辑数F=A+A+B，当变量的取值为（ ）时，将出现冒险现象。 A. B=C=1 B. B=C=0 C. A=1，C=0 D. A=0，B=0 5. 时序逻辑电路中一定是含（ a ） A. 触发器 B. 组合逻辑电路 C. 移位寄存器 D. 译码器 6.用几个触发器构成计数器，可得到最大计数长度是（ d） A. n B. 2n C . 2n D. 2n-1 12．构成计数器的基本电路是：（d ） A. 与门 B. 或门 C. 非门 D. 触发器 13．某个寄存器中有8个触发器，它可存放（ d ）位进制数。 A. 2 B.3 C.8 D.28 19、欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是（ b ）。 A、5 B、6 C、8 D、43 23、在移位寄存器中采用并行输出比串行输出（ a ）。 A、快 B、慢 C、一样快 D、不确定 24、用触发器设计一个24进制的计数器，至少需要( d )个触发器。 A、3 B、4 C、6 D、5 25、逻辑函数F=AB和G=A + B满足（ ）关系。 A、F=G B、F=G C、F =G 27、三输入、八输出译码器，对任一组输入值其有效输出个数为（ b ） A、3个 B、8个 C、1个 D、11个 32、在同步计数器中，各触发器状态改变时刻（ b ）。 A、相同 B、不相同 C、与触发器有关 D、与电平相同 35. 组合电路设计的结果一般是要得到（ a ）。 A. 逻辑电路图 B. 电路的逻辑功能 C. 电路的真值表 D. 逻辑函数式 39. 逻辑变量的取值１和０可以表示： 。 A.开关的闭合、断开 B.电位的高、低 C.真与假 D.电流的有、无 42．卡诺图中，把8个相邻项合并，能够消除的变量数为（　c　　） A．1个 B．2个 C．3个 D．4个 14、触发器按逻辑功能分为（ C ）类。 A、 3 B、4 C、5 15、RS触发器具有（ C ）种逻辑功能。 A、 1 B、2 C、3 16、JK触发器具有（ C ）种逻辑功能。 A、2 B、3 C、4 17、由基本RS触发器组成的数码寄存器清零时，需在触发器（ B 0. A、端加一正脉冲； B、端加一负脉冲； C、端加一正脉冲； 29、用场效应管构成的门电路称为（ A ）门电路。 A、MOC型 B、TTL型 C、CMOS型 32、高电平用1表示、低电平用0表示时，称为（B ）逻辑。 A、负 B、正 C、反 填空题 1．8421BCD码为1001，它代表的十进制数是 9 。 2．逻辑门电路中，最基本的逻辑门是 与门 、 或门 和 非门 。 3.构造一个模9计数器需要 8 个状态， 3 个触发器。 4．编码是用文字符号或者数字表示特定对象 的过程。 5．译码是 编码 的反过程，是表示 把代码状态的特定含义翻译出来的过程 。 8．时序电路在逻辑功能上的特点是 任何时刻电路的稳态输出，不仅和该时刻的输入信号有关，而且还取决于电路原来的状态者 。 9．寄存器分为 基本 寄存器和 移位 寄存器。 10．数字信号的基本工作信号是 二 进制数字信号，对应在电路上需要在不同状态下工作，即 高电平 和 低电平 。 11． 数字集成电路从器件特性来分有 TTL 和 CMOS 两