AP6XXX模块设计Layout指导及AP6212 使用文档.pdfVIP

AP6XXX Layout 注意事项： 模块摆放如下图： 请注意圆圈部分的走线 (1). PIN2 天线走50 欧姆阻抗设计，走线越短越好，两边GND 到RF 走线距离要等距，30mil 距离打地孔， 如果需要支持5G 模块，必须第三层作为天线参考地 （天线底下第二层掏空），不能走直角锐角，要走弧线，走线和模块必须在同一层，走线宽度 和焊盘同宽，且天线走线远离电源和时钟走线，走线不能有分支，避免能量辐射，RF 座子底下要挖空，走线如下图 (2). PIN9 VBAT,须先经过4.7uF 滤波电容再到PIN9 （建议再同时加多一颗0.1uF 滤波电容），走线宽度与PIN9 同宽即可，如果要打孔穿层，至少要 两个过孔，保证电流能过600mA，PIN10 是时钟输入线，尽量不要靠近PIN9,避免对VBAT 产生纹波的干扰，需隔地处理。 (3). 晶体与模块同层，晶体及走线底部建议完整地，邻层不要放电源孔和走电源线或者走信号线，如下图三走法不推荐， 晶体的两个地脚与匹配电容两个地需要单点下主地，与同层的主地隔离，注意如下黄色标识，推荐图一，图二走线： 图一， 图二， 图三 (4). SDIO_D0-D3CMD 走线尽量要平行等长，走线长度相差控制在30mil 以内, 并且相邻层要远离其他电源和时钟走线， 同时，这些走线需要加30K 上拉电阻。 如果是SDIO3.0, 因是高速走线，这些走线需要做50ohm 阻抗 (5).PIN17 SDIO_CLK 是高频走线，建议串一个22R 或者0R 电阻，再接一个电容NC 到地，CLK 走线全程需要包地处理，不能与信号线平行走线，邻 层需远离电源/其他信号线 (6).PIN21 和PIN23 是芯片内部Buck 电路，外接一颗4.7uH 的功率电感，是一颗噪声源，从PIN21 脚出来的走线以及进到PIN23 脚走线都需要包地 及多打一些过孔处理，要先经过滤波电容再到PIN 23，且这两段走线宽度和模块PIN 脚宽度一样即可，功率电感两个PAD 中间需要挖空处理 (7). PIN24 32.768k 是系统参考时钟，全程走线远离电源/ 时钟走线及信号线，需全程包地处理，邻层也需要包地跟随，注意PIN24 和PIN23 脚之间 用地隔一下 (8)PIN25-28#为蓝牙PCM 接口，要与CPU 或者CODEC 反接，即INOUT (9). 如果是用带GPS 的模块，时钟是从PIN30 输入，TCXO 底部所有层必须掏空 (9). 如果是用GPS，无源天线，需要接LNA，内部尽量打地孔， 射频走线及LNA 均和模块走在同一层，避免天线打孔，同时避开电源和时钟线 (10). GPS 信号是非常脆弱的信号，天线走线摆放要远离其他高频及电源走线，并要远离DDR 及摄像头的走线，GPS 天线座子地下要掏空 (10). 如果是带NFC，天线匹配网络为： 推荐接法，所用的阻容值均和下面用的值要一样： L1/L2 用0603 封装即可，330nH 的电感，注意物料的Q 值，RSM1/RSM2 用0603 即可 天线摆放，须严格按下实物图拜访，尤其L5/L6 不能平行，可垂直，避免电磁感应相互干扰，两条走线直线拉出去即可 下面这种是非常错误的走法： (8). 模块下面，即Top 层需要留一个完整地，不能走线切割，尽量不要有电源过孔，因为模块本身底面有高频走线，需要PCB 的TOP 层有完整地 做参考， 模块的PIN 脚的出线如果要打孔，需在模块PAD 或者以外打孔 (9). 如果涉及到改版，请发板前再发给我们检查 AP6212 特点如下： 1. AP6212 内部芯片的工艺要比AP6210 高，体现在RF 性能，功耗，吞吐量，蓝牙和WIFI 共存上都有一定的 优势 2. AP6212 的蓝牙是支持到BT4.2，而AP6210 只支持到BT4.0 3. AP6212 和AP6210 是PIN-TO-PIN，软件只要打一个补丁即可同时兼容两个模块，平滑过渡 AP6212 和AP6210 软硬件设计部份差异说明： (1) AP6212 采用的是26M 无源晶体从PIN10,11 输入，而AP6210 是26M 无源晶体经过一个反相器之后 从PIN30 脚输入，如下图，如果用AP6212 A 框要去掉，即不需要再接反相器,并接上接上R47=R48=0R,； (2) AP6212 硬件上PIN29 脚悬空，而AP6210 是接上拉； (ps.如果 26M