CycloneII代芯片分析报告.pdf

标准文案 Cyclone II 代芯片分析 班级： 1211 自动化 学号： 2012118064 姓名： 英雄有泪 大全 标准文案 Cyclone 系列芯片是 Altera 公司推出的新一代低成本、中等规模的 FPGA，其价格仅为 Altera 现有主流器件的 30%~50%。它通过去掉 DSP块， MegaRAM，降低 LVDS接口速率等指标后，可适应大多数设计的要求，同时 分担用户所面临的成本压力。 该芯片采用 0.13 μm，全铜 SRAM工艺， 1.5v 内核，同时还拥有 2910 个逻辑单元到 20060 个逻辑单元以及 59904 位 RAM到 294912 位 RAM，这使 得它可用于实现多种复杂的功能。此外，该芯片还提供了用于时钟管理的 锁相环和用于连接工业标准外部存储器的专用 I/O 接口；而且，多种 IP 核及 Altera 发布的 Nios 嵌入式微处理器软核均能在其上实现。 最后，我们具体实现了一个基于 Cyclone FPGA 的电子时钟的设计。 可编程器件方面，我们选用的是 240 管脚 PQFP封装的 EP1C12器件；配置 时则是采用主动串行配置方案下的 EPCS1器件。在此，论文主要讲解了板 卡的组成、内部设计及仿真，其中内部实现包括：原理图、 PCB 图的绘制 和 VHDL程序的编写。 Cyclone 系列芯片的结构分析 Cyclone 现场可编程逻辑阵列芯片系列是一款低价格中等密度的 FPGA，采用 0.13 μm的全铜 SRAM工艺，容量从 2910 个逻辑单元到 20060 个逻辑单元 (LEs ：Logic Elements) ，1.5v 内核。Cyclone 的性价比较高，它提供用于时钟控制的锁相环 （PLLs：Phase-Locked Loops ），同时它还有一个专用的双倍数据传输率（ DDR） 接口用于满足 DDR SDARM和 FCRAM（fast cycle RAM ）存储器的需要， Cylone 器件支持多种 I/O 标准接口，包括数据传输率可达 311Mbps的 LVDS(LowVoltage Differential Signaling ，低电压差分信号 ) 和 66 MHz/32 bits 的 PCI 接口，同 时还支持 ASSP（Application-specific Standard Products ）和 ASIC （Application-specific Integrated Circuit ）器件。 Altera 也提供了一种新 式的低价格的串行配置器件用于配置 Cyclone 芯片。 Cyclone 的 LE 每个 LE 的可编程寄存器能够配置成 D、T、JK 或 RS触发器，每个寄存器有 数据、真正的异步装入数据、时钟、时钟使能、清零和异步装入 / 重置输入。全 局信号、通用的 I/O 管脚或任意的内部逻辑都能驱动寄存器的时钟和清零控制信 号；通用的 I/O 管脚或者内部逻辑能够驱动时钟使能、 重置、 异步加载和异步数 大全