V6LVDS12CMOS输出低功耗时钟扇出缓冲器.docxVIP

ADCLK8461.8 V、6 LVDS/12 CMOS输出低功耗时钟扇出缓冲器 ADCLK846 特性 可选的LVDS/CMOS输出 最高6 LVDS(1.2 GHz)或12 CMOS(250 MHz)输出 每个通道的功率小于16 mW(工作频率为100 MHz) 积分抖动：54 fs(12 kHz至20 MHz) 加性宽带抖动：100 fs 传播延迟：2.0 ns(LVDS) 输出上升/下降时间：135 ps(LVDS) 输出间偏斜：65 ps(LVDS) 休眠模式 引脚可编程控制电源：1.8 V 应用 低抖动时钟分配 时钟与数据信号恢复电平转换 无线通信有线通信 医疗和工业成像 自动测试设备(ATE)和高性能仪器仪表  VREF CLK CLK CTRL_A CTRL_B SLEEP  ADCLK846 功能框图 LVDS/CMOS LVDS/CMOS 图1.  OUT0 (OUT0A) OUT0 (OUT0B) OUT1 (OUT1A) OUT1 (OUT1B) OUT2 (OUT2A) OUT2 (OUT2B) OUT3 (OUT3A) OUT3 (OUT3B) OUT4 (OUT4A) OUT4 (OUT4B) 概述 ADCLK846是一款1.2 GHz/250 MHz LVDS/CMOS扇出缓冲 器，针对低抖动、低功耗应用进行了优化。其配置范围为6 LVDS至12 CMOS输出，包括LVDS和CMOS输出组合。两条控制线用于选择LVDS输出或CMOS输出作为固定输出。 包括LVPECL、LVDS、HSTL、CML、CMOS在内的各种单 端、差分逻辑电平均可作为时钟输入。 表8列出了各类连接的接口。SLEEP引脚可使能休眠模式， 以关闭器件。 该器件采用24引脚LFCSP封装。器件的额定工作温度范围 为?40°C至+85°C(标准工业温度范围)。 Rev. B Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibilityis assumedby Analog Devicesforitsuse, norforanyinfringements ofpatentsorother rightsofthirdpartiesthatmayresultfromitsuse.Specificationssubjecttochangewithoutnotice.No license is grantedby implication or otherwise under any patent or patent rights of Analog Devices. Trademarksandregisteredtrademarksarethepropertyoftheirrespectiveowners.  One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 Fax: 781.461.3113 ?2009–2010 Analog Devices, Inc. All rights reserved. AD中I 文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，AD不I 对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考AD提I 供的最新英文版数据手册。 ADCLK846 ADCLK846 ADCLK846 ADCLK846 Rev. B Rev. B | Page PAGE 16 of 16 Rev. B Rev. B | Page PAGE 11 of 16 目录 特性 1 应用 1 功能框图 1 概述 1 修订历史 2 技术规格 3 电气特性 3 时序特性 4 时钟特性 5 逻辑和电源特性 5 绝对最大额定值 6 确定结温 6 ESD警告 6 热性能 6 引脚配置和功能描述 7 典型工作特性 8 功能描述 11 时钟输入 11 交流耦合应用 11 时钟输出 12 控制和功能引脚 12 电源 12 应用信息 13 在ADC时钟应用中使用ADCLK846输出 13 LVDS时钟分配 13 CMOS时钟分配 13 输入终端选项 14 外形尺寸 15 订购指南 15 修订历史 2010年5月—修订版A至修订版B 更改积分随机抖动条件 4 2009年6月—修订版0至修订版A 格式更新