基于某FPGA地等精度频率计.pdf

实用文档 光电与通信工程学院 课程设计报告书 课 设 名 称： 等精度频率计 年级专业及班级： 姓 名： 学 号： 标准文案 实用文档 一、课程设计目的 1、进一步熟悉 Quartus Ⅱ的软件使用方法，熟悉 keil 软件使用； 2、 熟悉单片机与可编程逻辑器件的开发流程及硬件测试方法； 3、掌握等精度频率计设计的基本原理。 4 、掌握独立系统设计及调试方法，提高系统设计能力。 实验设备 EDA最小系统板一块（康芯） 、PC机一台、示波器一台、信号发生器一台、 万用表一个。 二、设计任务 利用单片机与 FPGA设计一款等精度频率计， 待测脉冲的检测及计数部分由 FPGA实现， FPGA的计数结果送由单片机进行计算，并将最终频率结果显示在 数码管上。 要求该频率计具有较高的测量精度， 且在整个频率区域能保持恒定的 测试精度，具体指标如下： a ）具有频率测试功能：测频范围 100Hz~5MHz。测频精度：相对误差恒为基准 频率的万分之一。 b）具有脉宽测试功能：测试范围 10 μs~1s，测试精度： 0.1 μs 。 c ）具有占空比测试功能：测试精度 1%~99%。 d ）具有相位测试功能。 （注：任务a 为基本要求，任务 b 、c、d 为提高要求） 三、基本原理 基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低， 在 实用中有较大的局限性， 而等精度频率计不但具有较高的测量精度， 而且在整个 频率区域能保持恒定的测试精度。 3.1 等精度测频原理 等精度频率计主控结构如图 1 所示 标准文案 实用文档 预置门控信号 CL 选择为 0.1~1s 之间（通过测试实验得出结论： CL 在这 个 范围内选择时间宽度对测频精度几乎没有影响） 。BZH 和 TF 分别是 2 个高速 计数器，BZH 对标准频率信号 （频率为 Fs ）进行计数， 设计数结果为 Ns ；TF 对 被测信号（频率为 Fx）进行计数，计数结果为 Nx ，则有 MUX64-8 模块并不是必须的，可根据实际设计进行取舍。分析测频计测控 时序，着重分析 START的作用，完成等精度频率计设计。 3.2 FPGA 模块 FPGA 模块所要完成的功能如图 1 所示，由于单片机的速度慢，不能直接测 量高频信号，所以使用高速 FPGA 为测频核心。 100MHZ的标准频率信号由 FPGA内部的 PLL 倍频实现，待测信号 TCLK 为方波，由信号发生器给出待测 方波信号（注意：该方波信号带有直流偏置，没有负电压，幅值 3.3V ） 。预制 标准文案 实用文档 门控信号 CL 由单片机发出， BRNA 和 ENA 分别是 BZH 与 TF 两个计数器的 计数允许信号端。 FPGA将允许计数时间内的 BZH、TF 的运行结果送入单片机进 行最后的计算。 顶层文件如下： 2 以 下是把 20M 5 倍频的设置，利用 FPGA内部的 PLL。 电路需要 100M标准频率信号，