现场总线习题2.doc

简答题。 1.试述基于ISO11898的CAN分层结构。CAN协议结构分为两层：数据链路层和物理层。数据链路层又划分为逻辑链路控制子层LLC和介质访问控制子层MAC；物理层可分为物理信号子层PLS，物理介质连接PMA，介质相关接口DMDI。 逻辑链路控制子层LLC（验收滤波，过载通知，恢复管理） 介质访问控制子层MAC（传送规则：即控制帧结构，执行仲裁，错误检测，出错标定和故障鉴定） 物理信号子层PLS（实现密码\解码，定时，同步等功能） 物理介质连接PMA（实现总线发送\接收的功能电路并提供总线故障检测方法） 介质相关接口DMDI（实现物理介质与媒体访问单元之间的机械和电气接口） 2.试述CAN总线的同步机制及规则。同步机制：CAN总线的位同步只有在节点检测到隐性位1到显性位0的跳变时才会产生，当跳变沿不位于位周期的同步段之内时将会产生相位误差，该相位误差就是跳变沿与同步段结束位置之间的距离。如果跳变沿发生在同步段之后采样点之前，则为正的相位误差；如果跳变沿位于同步段之前采样点之后，则为负的相位误差，相位误差源于节点的振荡器漂移，网络节点之间的传播延迟及噪声干扰等。CAN协议规定了两种类型的同步：硬同步和重同步。 同步规则： = 1 \* GB3 ①在一个位时间内仅允许一种同步； = 2 \* GB3 ②只要先前采样点检测到的数值不同于边沿后即现的总线数值，边沿即用于同步； = 3 \* GB3 ③总线空闲期间，当存在隐性至显性的跳变沿时即完成硬同步； = 4 \* GB3 ④所有满足规则 = 1 \* GB3 ① = 2 \* GB3 ②的其他隐性至显性的跳变沿用于重同步；例外情况是，若只有隐性至显性沿用于重同步，则由于具有正相位误差的隐性至显性沿的结构，发送器将不完成重同步。 3.试述SJA1000验收滤波器的工作原理。验收滤波器包括验收代码寄存器和验收屏蔽寄存器。其功能是验收ID号，以决定是否将该帧数据存放在主接收FIFO RAM中。信息的标识符和验收滤波器中预设值一直时，才会被SJA1000接收，验收代码寄存器定义所要接收信息标识符的值。验收屏蔽寄存器的某位值为0，则对应的标识符位为需要验收；某位值为1，则对应的标志位不需验收。在验收时，验收代码位和信息标识符位相等且与验收屏蔽位的对应位相成为1，该信息可通过验收滤波器被接收。 1.什么是硬同步和重同步，有何不同？硬同步：只在总线空闲时通过一个下降沿来完成，此时不管有没有相位误差，所有节点的位时间重新开始。重同步：在报文的随后位中，每当有从隐性位到显性位的跳变，并且该跳变落在了同步段之外时，就会引起一次重同步。重同步机制可以根据跳变增长或者缩短位时间以调整采样点的位置，保证正确采样。区别：硬同步知识出现在报文帧开始时；重同步是执行在后读每次接受到隐性到显性位的边沿，它贯串在一个报文的剩余部分。 2.说明80C591的内部数据存储器的结构和寻址方式。可分为四部分：低128字节RAM（00H~7FH）可直接和间接寻址；高128字节RAM（80H~FFH）为间接寻址；特殊功能寄存器SFR（80H~FFH）只能直接寻址；256字节辅助RAM（00H~FFH）通过MOVX间接寻址。 4.编写P8xc591验收滤波器初始化程序。要求：使用BANK4（高优先级）和BANK3（低优先级）单滤波方式，验收标准数据帧；FIFO中有20个字节后就可以产生接收中断；BANK3和BANK4的ACR赋值由CPU中存储器读入。 { MODE=0X01; CDR=0X88; IER=0X01; RXB=0X01; CANADR=RIL; CANDAT=0X14; CANADR=ACR30; CANDAT=0X00; CANDAT=0X10; CANDAT=0X00; CANDAT=0X00; CANADT=AMR30; CANAT=0X00; CANDAT=0X0F; CANDAT=0XFF; CANDAT=0XFF; CANADR=ACR40; CANDAT=0X00; CANDAT=0X10; CANDAT=0X00; CANDAT=0X00; CANADR=AMR40; CANDAT=0X00; CANDAT=0X0F; CANDAT=0XFF; CANDAT=0XFF; CANADR=ACFPRIO; CANDAT=0X40; OCR=0XAA; CANADR=IER; CANDAT=0X01; MODE=0X04 } 设计题。 设计由P89C51+SJA1000为主要器件构