EDA技术实用教程课后习题答案.pdf

. 第一章 第二章 1-1 EDA 技术与 ASIC 设计和 FPGA 开发有什么关系 ? 答：利用 EDA 技术进行电子系统设计的最后目标是完成专用集成 2-1 叙述 EDA 的 FPGA/CPLD 设计流程。 P13~16 电路 ASIC 的设计和实现； FPGA 和 CPLD 是实现 答： 1.设计输入 (原理图 /HDL 文本编辑 ) ；2.综合； 3.适 这一途径的主流器件。 FPGA 和 CPLD 通常也被称为可编程专用 IC ， 配； 4.时序仿真与功能仿真； 5.编程下载； 6.硬件测试。 或可编程 ASIC 。FPGA 和 CPLD 的应用是 EDA 技术 2-2 IP 是什么 ?IP 与 EDA 技术的关系是什么 ? P24~26 有机融合软硬件电子设计技术、 SoC （片上系统）和 ASIC 设计，以及 IP 是什么 ? 答：IP 是知识产权核或知识产权模块， 用于 ASIC 或 对自动设计与自动实现最典型的诠释。 FPGA/CPLD 中的预先设计好的电路功能模块。 1-2 与软件描述语言相比， VHDL 有什么特点 ? P6 IP 与 EDA 技术的关系是什么 ? 答： IP 在 EDA 技术开发中具有 答：编译器将软件程序翻译成基于某种特定 CPU 的机器代码， 这 十分重要的地位；与 EDA 技术的关系分有软 IP、 种代码仅限于这种 CPU 而不能移植，并且机器 固 IP、硬 IP：软 IP 是用 VHDL 等硬件描述语言描述的功能块， 并不 代码不代表硬件结构，更不能改变 CPU 的硬件结构，只能被动地为其 涉及用什么具体电路元件实现这些功能；软 IP 特定的硬件电路结构所利用。 综合器将 VHDL 通常是以硬件描述语言 HDL 源文件的形式出现。固 IP 是完成了综合 程序转化的目标是底层的电路结构网表文件，这种满足 VHDL 设计程 的功能块，具有较大的设计深度，以网表文件 序功能描述的电路结构，不依赖于任何特定硬 的形式提交客户使用。硬 IP 提供设计的最终阶段产品：掩模。 件环境；具有相对独立性。综合器在将 VHDL( 硬件描述语言 )表达的电 2-3 叙述 ASIC 的设计方法。 P18~19 路功能转化成具体的电路结构网表过程中，具 答 ： ASIC 设 计 方 法 , 按 版 图 结 构 及 制 造 方 法 分 有 半 定 制 有明显的能动性和创造性，它不是机械的一一对应式的“翻译” ，而是 (Semi-custom) 和全定制 (Full-custom) 两种实现方法。 根据设计库、工艺库以及预先设置的各类约 全定制方法是一种基于晶体管级的，手工设计版图的制造方法。 束条件，选择最优的方式完成电路结构的设计。 半定制法是一种约束性设计方式， 约束的目的是简化设计， 缩短设