组合逻辑电路译码器与数据选择器.pptVIP

二进制译码器:1、2-4线译码器 出端 控制端 (使能端 0封门1 输入变 AAA_A  逐级写逻辑式 Yo=S·A1·A0 Y1=S·A·A Y2=S·A1·Ao   Y3=S·A1·A AAAA 1100  2/4线译码器功能表: 译码 输入代码 输出状态 S A A × 门 000|0 00|1 开门 0 Yo=S·Al·A Y1=S·A·A Y3=S·A1·A  译码器符号:24线译码器 24线 输入 输出 译码器Y2特定的低电平 o:表示低电 平有效  双24线集成译码器74LS139: (其中含两个24译码器) +5V 使能端输入翰 出 2S2A。2A12Y02Y12Y,2Y 管脚图 2S2A2A12Y02Y12Y 2Y 74Ls13 1A1A, IY 1Y,1Y2 地 IAo lA lYo lYlY,lY, GND 使能端输入输 出  2、3-8线译码器74HCl38      S=ssas L 2.图438 S高电平有效。即S1=1,S2=S3=0时,允许译码!  数据输出 +5vUec Yo yi y2 Y3 Y4 Y5 Y6 161514131211109 74HC138 图 45678 S:S、SY7GND 输入选择允许