数字电路j锁存器.ppt

5锁存器和触发器 教学基本要求 、掌握锁存器、触发器的电路结构和工作原理 2、熟练掌握SR触发器、JK触发器、D触发器及 T触发器的逻辑功能 3、正确理解锁存器、触发器的动态特性  概述 触发器与时序逻辑电路: 数字电路中除组合逻辑电路外,还包括另一类具有 记忆功能的电路——时序逻辑电路. 触发器是构成时序逻辑电路的基本逻辑单元。 时序逻辑电路的工作特点是任意时刻的输出状态不仅 与该当前的输入信号有关,而且与此前电路的状态有关。  2、锁存器与触发器 共同特点 都具有0和1两个稳定状态,一旦状态被确定,就能自行保持,即 长期存储一位二进制码,直到通过外部信号的作用才有可能改变 不同点 锁存器-对脉冲电平敏感,它们 可以在特定输入脉冲电平作用下改E 变状态 触发器-对脉冲边沿敏感的存储电c「LFL「L 路,其状态只有在被称作时钟脉冲 的上升沿或下降沿的变化间才能_「∫t 改变  5.1双稳态存储单元电路 5.1.1双稳态的概念双稳态存储单元电路 1、电路结构 反馈 介稳态 稳态 稳态 Q  2、数字逻辑分析 G Q0 定义Q=0为电路的0状态,而当Q=1时则为1状态。 电路具有存储或记忆1位二进制数据的功能。  3.模拟特性分析 01 02 1 稳态点 介稳态 vy G 稳态点  +vDp 5.2锁存器 或非门 或非门 52.1SR锁存器 G 简单的SR锁存器 T R S 1)工作原理 R=0、S=0状态不变 若初态Q 若初态Qn=0  R=0、S=1置1 无论初态Q为0或1,触发器的次态为为1态。信号消失 后新的状态将被记忆下来 若初态Qn=1 若初态Qn=0  R=1、S=0置0 无论初态Q为0或1,触发器的次态为为0态。信号消失 后新的状态将被记忆下来 1 若初态Qn=1 若初态Qn=0  S=1、R=1状态不确定 无论初态Q为0或1,触发器的次态Q"、Q"都为0 此时如果两个输入信号同时发生 由0到1的变化,则会出现 所谓竞争现象。由于两个或非门 的延迟时间无法确定,使得 触发器最终稳定状态也不能确定。 约束条件: SR=O