跑马灯源程序及测试代码(verilog).docVIP

下载本文档

183
0
约1.25千字
约 2页
2020-10-08 发布于浙江
举报
版权申诉

跑马灯源程序及测试代码(verilog).doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

//跑马灯源代码，八个灯左右依次循环点亮 module led_run (clk,rst,out); input clk,rst; output [7:0] out; reg [7:0] out; reg [15:0] count; always @ ( posedge clk or negedge rst ) if(!rst) begin count=0; end else begin count=count+1; end always @ ( posedge clk or negedge rst) if(!rst) begin out=8hff; end else begin case ( count[4:1] ) 0: out=8b1111_1110; 1: out=8b1111_1101; 2: out=8b1111_1011; 3: out=8b1111_0111; 4: out=8b1110_1111; 5: out=8b1101_1111; 6: out=8b1011_1111; 7: out=8b0111_1111; 8: out=8b1011_1111; 9: out=8b1101_1111; 10:out=8b1110_1111; 11:out=8b1111_0111; 12:out=8b1111_1011; 13:out=8b1111_1101; 14:out=8b1111_1110; 15:out=8b1111_1111; endcase end endmodule //仿真程序 testbench led_run_test.v `timescale 1ns/1ps module led_run_test; reg clk_test; reg rst_test; wire [7:0] out_test; initial clk_test=0; always #2 clk_test=~clk_test; initial begin rst_test=1; #1 rst_test=0; #10 rst_test=1; #100 $stop; end led_run led1(.clk(clk_test),.rst(rst_test),.out(out_test)); endmodule 在modelsim里的仿真波形