EDA课程设计报告(数字电子时钟).pptxVIP

;目录;- 1 -;1.2 设计要求 用六个数码管显示时、分、秒信息 设置复位功能，可通过复位键将时、分、秒清零 具有时、分预置功能，可分别对时和分做递增设置和递减设置;三、详细设计 3.1 数字时钟的结构 该数字钟的控制部分由 PLD 芯片完成。该芯片的输入和输出接口由下面信号组成： 输入信号： 复位信号（reset） 时钟输入信号（clk） 小时递增信号（inc_hour） 小时递减信号(sub_hour) 分钟递增信号（inc_min） 分钟递减信号（sub_min） 输出信号： 7 段数码管选信号（sel） 7 段数码管段选信号(q) 3.2 控制模块结构 该设计分成下面五个模块：定时时钟模块、扫描时钟模块、按键处理模块、定时 计数模块和显示控制模块。图 11.2 给出了这几个模块之间的信号连接关系。;3.2.1、按键处理模块 由于 VHDL 语言的规则，将按键的处理和定时模块设计在一起。为了描述清 楚，将对按键的处理进行说明。在该设计中，采用异步复位电路方式。当复位信 号低有效时，计数器停止计数，时、分、秒清零。 对于小时的递增、递减按键操作，通过一个 1Hz 的计数时钟采样。图 11.3 给出了递增、递减的操作时序。;别处理。在该设计中，采用 24 小时计数模式。 例如：13：28：57。13 为小时 的表示，1 为小时的十位，3 为小时的个位；28 为分钟的