原创力文档- 1、本文档共7页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
明德扬科技教育有限公司
异步时序之经典CPU 接口传输练习说
明
官 网：
淘 宝：
QQ 群
QQ 咨询：158063679
1
一、 练习内容及要求
在电路板上，通常有多个芯片，例如 8051+FPGA 组合。8051CPU 常用于配
置FPGA 的工作模式、读取FPGA 的工作状态等。如下图所示。
8051CPU cpu_if 其他模块
FPGA
假设该CPU 与FPGA 通过异步接口信号通信，异步接口包括
a 32 比特的数据总线cpu_data
b 16 比特的地址总线cpu_addr
c 读指示cpu_rd_n
d 写指示cpu_wr_n
e 片选指示cpu_cs_n
f 状态指示cpu_rdy_n
2
o
o m
m e o
e
异步接口的读时序 （即CPU 从FPGA 读数据，务必搞清楚每个步骤是谁主动的）：
D
m
D n e
o n e D
m e
e G n
1 D 2 G 3 e 4 5 6 7 8 9 10 11 12
n
e e e G o
m
G m m e
e i
i e D
m
CPU_ADDR[15:0] i T T m n
T i e
G
omeD neGemiT
T
版权声明书
用户编号：6103150140000005
文档评论（0）