ic课程设计的心得体会.docxVIP

ic 课程设计心得体会 经过 2 个多星期的 IC 课程设计，我们在老师的指导下， 共同努力，顺利完成该课程设计，收获很大。 一、 对硬件设计的一般流程有了初步的了解 通过该课程设计，我们初步了解了硬件设计的一般流 程，课题分析 ---verilog HDL编程 --- 调试程序 --- 仿真波形 --- 综合生成器件。 二、 学会对简单系统进行分析 刚拿到题目时，感觉非常盲目，没有思路，无从下手。 但我们多方收集资料，力求先对同步 FIFO 有个初步认识， 进而去理解同步 FIFO 的工作原理，最后产生自己的设计方案。当所以准备工作搞定后，我们顺利设计了输入端口时钟 信号 clk ，复位信号 rst, 读控制 rq ，写信号 wq 以及数据输入端口 data ，输出端口满状态 full ，空状态 empty 以及数据输出端口。但是对同步缓冲器的存储单元的表述方法不是 很清晰，开始想到可以直接调用现成的双口 RAM器件，但是 考虑到由于数据缓冲器存储读取并不是随机写入读取，而是 按照顺序进行的，所以最后讨论用二维寄存器来组成 FIFO 的存储单元。 三、 自学了 verilog HDL 编程 因为 verilog HDL 语言语法和以前学过的 C 语言比较相 近，所以在看了些相关书籍和程序范例后，就入手编写 verilog HDL 代码，开始时候没有遇到太大问题。但是