采用电位触发方式的钟控RS触发器存在空翻.pptVIP

第八章触发器与时序逻辑电暗 81集成双稳态触发器 81.1双稳态触发器的基本特征 时序逻辑电路与组合逻辑电路并驾齐驱,是数字电路两大重要分 支之一。时序逻辑电路的显著特点是:电路任何一个时刻的输出状态 不仅取决于当时的输入信号,还与电路原来的状态有关。因此,时序 电路必须含有具有记忆功能的存储器件 触发審具有记忆功能,可用来保存二进制信息,触发器是时序逻 辑电路的基本单元。  第八章触发器与时序逻辑电暗 触发器是可以记忆1位二值信号的逻辑电路部件。根据逻辑 功能的不同,触发器可以分为RS触发器、JK触发器、D触发器 T和T’触发器 双稳态触发器具有以下2个基本特点 具有两个能自行保持的互补稳定状态。 根据不同的输入信号,可以使输出变成新的1或0稳定状态。  第八章触发器与时序逻辑电暗 81.1双稳态触发器的基本特征 1.基本RS触发器 基本RS触发器是任何结构复杂的触发器必须包含的一个最基础的 组成单元,它可以由两个与非门或两个或非门交叉连接构成。例如由 两个与非门构成的RS触发審 正常情况下,两个输出端 、子应保持互非状态, i 发的两个稳定状态 输出端史时,触发器为1态; 对互非的 输出端Q=0时,触发器处0态 R)输入端子(S  第八章触发器与时序逻辑电暗 特征方程 Q=s+R·Q s+R=1(约束条件)