- 1、本文档共61页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA技术课后参考答案 ( 陈炳权 - 曾庆立 )( 同名 435)
答案由个人做出,可能有不全或错误之处,欢迎大家批评指正。
第一章
1.EDA的英文全称及其中文含义是什么?
答: EDA是 Electronic Design Automation ,其中文含义是“电子设计自动化” 。
什么叫 EDA技术?简述 EDA技术的发展历程。
答: EDA技术有狭义和广义之分,狭义 EDA技术就是以大规模可编程逻辑器件为设计载体, 以硬件描述语言为系统逻辑描述的主要表达方式, 以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关的开发软件,自动完成用软件的方式设计的电子系统到硬件
系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真,直至完成对于特定目标芯片的适配编译、 逻辑映射、编程下载等工作,最终形成集成电子系统或专用集成芯片的一门新技术,或称为 IES/ASIC 自动设计技术。
简述用 EDA技术设计电路的设计流程。
答 EDA 设计流程包括:设计准备、设计输入、设计处理、设计校验、器件编程、器件测试和设计验证。
什么叫”综合”和”网表文件”?
答: (A) 在电子设计领域中综合的概念可以表示
为:将用行为和功能层次表达的电子系统转换为
低层次的便于具体实现的模块组合装配的过程。
(1) 从自然语言转换到
VHDL 语言算法表示,即
自然语言综合。
(2)
从算法表示转换到寄存器
传输级 (RegisterTransport
Level ,RTL),即从
行为域到结构域的综合, 即行为综合。(3) 从 RTL
级表示转换到逻
辑门 ( 包括触发器 ) 的表示,即
逻辑综合。 (4)
从逻辑门表示转换到版图表示
(ASIC 设计 ) ,或转换到
FPGA
的配置网表 文
件,可称为版图综合或结构综合。
综合在电子
设计自动化中处于核心地位。
(B) 网表文件是描述电路的连接关系的文
件,一般以文本文件的形式存在。英文为
netlist file 格式有 cdl, spice, aucdl... 等
从使用的角度来讲, EDA 技术主要包括几个方面的内容?这几个方面在整个电子系统的设
计中分别起什么作用 ?
答: EDA技术的学习主要应掌握 4 个方面的内容:
① 大规模可编程逻辑器件;② 硬件描述语言;
③ 软件开发工具;④ 实验开发系统。
目前流行的主流厂家的 EDA 的软件工具有哪
些?比较这些 EDA软件的差异。
EDA的软
答: (1)目前比较流行的主流厂家的
件工具有
Altera 的 MAX+plus II 、Quartus
II 、
Lattice
的 ispEXPERT、Xilinx
的 Foundation
Series 。
是 A1tera
公司推出的一
(2)Max+plus II
个使用非常广泛的 EDA 软件工具,它支持原理
图、 VHDL和 Verilog
语言的文本文件,以及波
形图与 EDIF 等格式的文件作为设计输入,并支
持这些文件的任意混合设计。它具有门级仿真
器,可以进行功能仿真和时序仿真, 能够产生精
确的仿真结果。在适配之后, Max+plus II
生成
供时序仿真用的 Edif
、VHDL和 Verilog 3
种不
同格式的网表文件。
Max+plus II
界面友好,使
用便捷,被誉为业界最易学易用的
EDA软件,并
支持主流的第三方 EDA工具,支持除 APEx20K系
列之外的所有 A1tera
公司的 FPGA/CPLD大规模
逻辑器件。
是 A1tera 公司新近推出的 EDA软
Quartus II
件工具,其设计工具完全支持 VHDL和
Verilog
的设计流程, 其内部嵌有 VHDL、Verilog
逻辑综
合 器 。 第 三 方 的 综 合 工 具 , 如 Leonardo
Spectrum、Synplify pro
和 FPGA Compiler II
有着更好的综合效果,
Quartus II
可以直接调
用这些第三方工具, 因此通常建议使用这些工具
来完成 VHDL/Verilog
源程序的综合。同样,
Quartus II
具备仿真功能,也支持第三方的仿
真工具,如 Modelsim。此外,Quartus II 为 A1tera
DSP开发包进行系统模型设计提供了集成综合环
境,它与
MATLAB和 DSP Builder
结合可以进行
基于 FPGA的 DSP系统开发,是 DSP硬件系统实
现的关键
EDA 工具。 Quartus II
还可与
SOPC
Builder
结合,实现
SOPC系统开发。
ispExPERT是 Lattice 公司
1亿VIP精品文档
相关文档
最近下载
- 国标图集06CJ05-国家建筑标准设计图集电子版下载 1.pdf
- 痕迹检验专业题库.pdf VIP
- 施工升降机外防护架搭设方案方案.doc
- 服装投标方案.doc
- 《光学加工工艺》第四讲真空镀膜技术.ppt
- BS ISO IEC 15426-2-2023 Information technology. Automatic identification and data capture techniques Bar code verifier conformance specification Part 2: Two-dimensional symbols 信息技术. 自动资料收集技术条形码验证器一致性规范第2部分: 二维符号.pdf
- 阴道镜的基础知识与操作1.pptx
- 吊装专项施工方案.doc
- 2024年全球钢铁行业市场供求关系及价格走势预测.pptx
- DB43∕134-1999 资源综合利用建材产品废渣掺量检测鉴定方法.pdf
文档评论(0)