哈工程---FPGA---可控多进制计数器与乘法器.docx

实验二 可控多进制计数器与乘法器 （设计报告） 一、 实验目的 1、 学会用中规模十进制计数器和适当门电路设计一个可控的多进制计数器。 2、 利用移位相加原理和适当的中规模电路设计一个 4位二进制乘法器 3、 熟悉试验箱的操作并将设计下载到实验箱并进行硬件功能测试 二、 实验任务 1、 设计一可控多进制计数器实现： 五进制、十五进制、二十五进制加法计数器切换 用1Hz连续脉冲作为计数器的时钟输入 计数状态用两位数码管显示，小数点显示进位输出 用另两个数码管显示计数容量（进制数） 2、 设计一乘法器实现： 是一个4位二进制乘法器 用8个开关分别作为2个4位输入数据 用数码管显示对应十进制计算结果 三、 设计步骤 1、可控多进制计数器： 可控多进制计数器主要利用两个十进制计数器，一个代表个位，一个代表十 位，个位的片子接为五进制计数器，十位的片子利用两个输入开关可以控制实现 15、25进制，同时利用SR锁存器控制小数点保留时间，以便观察。数码管动态 显示部分利用老师PPT中所给扫描电路。 ⑴首先由于实验要求用 1Hz的连续脉冲，则需要分频电路，如图所示： ?- a s ? ■ F 7^0 1 5TW CLRA QB 1— CLRE CO CLA IE CLB ‘ iHiCoum 1 f — SE1W 08加 ClflJi Q9 3 CD CIXB b 1 _i — i i 肌割NT出｝ : 1 f 1 SJTM 1 i— seis 仙 F == CLRA 連 F i—i CLRE OC j cm 02 r CLKB i i r ：miiCOJWER i ￥?1, 电路中使用8个二--五--十进制异步计数器分频， 前7个接成十分频器，最后一个接为 5分频器，则输出为1Hz。 ⑵电路主控制部分如下， ap、bp均断开时为5进制计数器，当控制开关 ap闭合时为15进 制计数器，当开关bp闭合时为25进制计数器，而当ap、bp同时闭合时为35进制计数器。 而每当有进位时则显示小数点。 ⑶动态扫描显示电路: ⑸管脚分配图: Mn Gap 1 M a J」训 %ll i A 2 『献 PPJJ5 4 毋】 即肌跌細 5 0 B J」恫 m 1 讪LEI帙碱 斗 M b KJ S6 4 地N〕 3.H肌陰械 J 伸c 血 FIV 1 / 3川血保碱 6 [rput 1 3t N3 训肌腋碱 7 D J」训 P7J2D5 — z 3抽皿恢绷 8 伸t J」啊 FW2D1 — I n 诙皿恢就| § d F J」加 P?JJD ] 冊J 诙皿保旬Itj ID 伸g J」Mt m 1 31,N3 涮1皿（氓就| In M ir Ojtput 2 n 1皿保碱 ]2 伸 IED1 J」讪 2 32,Nl 3加皿恢刨 ]] t LED? J卿 2 32.N1 3 抽 DTT. (oeM H M LED3 埠t P?JJ3 1 砒1 ]5 M LECH J」训 2 冊I 3.3-d：TlL(oe^(i ]o 4ieh node? 2、乘法器 因为在计算机的计算过程中都是用的二进制形式，所以两数相乘相当于每两个数的相与， 这次的设计过程即为其中一个数的每一位与另一个数分别相与， 最后利用移位相加原理求得 最后结果，实验过程中用到了二 --五--十异步计数器74290、加法器74283、二进制转BCD 码器件74185，在数码管动态扫描显示部分分别使用了 74161、7445、74244、74183。 ⑴分频器电路 利用5个二--五--十进制异步计数器 74290得到500Hz输入时钟信号如图： ⑵乘法器原理为把一个数的每一位分别与第二个数相与，再利用移位相加原理求的最后结 果，电路图如下： ::Tf^fr ::Tf^fr ⑶将两数相乘后的结果的二进制形式利用 74185转化为BCD码的形式输出，电路如下: 善0一?s-,昌一吕MWNn 善 0 一?s -,昌一吕MWNnT --- B E-ES.HAM - BaB-E-BaB- BBr-- I -- I -- ■- a- h- * - l-EP 匚-?■■■? J ■■: : *-■-** ? ⑷将结果用数码管显示出来，下面是动态扫描电路和数码管显示电路: FT 闊 : ⑸整体电路原理图如下: I * D4 -JJVfe uumb 「7.^— =宀丄 —c￡—— ⑹管脚分配如下: NwlelSaTe Drecttm Laatan t/DBsi ^Tefup 血窗坳 RBffvtd Group 1 ?1 谢 MTUdeM 2 尬2 cwx 3.3-yLVTTl(deWQ 3 0 3 Cutpii 3J趴叽陆闆 吗 M q 01怜 二讪 LVHL 悽ftdlj 5 M 5 atrut. 13-MLm(de1