阻抗匹配和差的分线设计要点.ppt

阻抗匹配与差分线设计 阻抗匹配 ●差分线设计 >差分线的基本概念 >差分信号的阻抗分析与计算 >差分信号设计中存在的问题及其解决方案  阻抗匹配 传输线的等效电路是由无数个微 分线段的等效电路串联。 化参是 这是在无损耗条件下描述的,电 阻上热损耗和介质损耗都被忽略 了的,也就是直流电压变化和漏 CIN-2s 即:2 2+√24+ 电引起的电压波形畸变都未考虑 在内。差分模式传输线实际应用 中,必须具体分析 3“a:-{四 料有电≤1C平长面的 大斗 图2阻抗计算  阻抗匹配 阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。 阻抗不匹配会有什么不良后果? 在高速的设计中,阻抗的匹配与否关系到信号的质量优劣如果不匹配,则 会形成反射,能量传递不过去,降低效率;会在传输线上形成驻波(简单 的理解,就是有些地方信号强,有些地方信号弱),导致传输线的有效功 率容量降低;功率发射不出去,甚至会损坏发射设备。如果是电路板上的 高速信号线与负载阻抗不匹配时,会产生震荡,辐射干扰等。 在低频电路中,我们一般不考虑传输线的匹配问题,只考虑信号源跟负载 之间的情况,因为低频信号的波长相对于传输线来说很长,传输线可以看 成是“短线”,反射可以不考虑 大斗  阻抗匹配 ●阻抗匹配方式 在高速的设计中,阻抗的匹配与否关系到信号的质量优劣。阻抗匹配的技 术可以说是丰富多样,但是在具体的系统中怎样才能比较合理的应用,需 要衡量多个方面的因素。下面介绍几种常见匹配方式 串联终端匹配 并联终端匹配 >戴维南终端匹配 Ac终端匹配 肖特基二极管终端匹配技术 大斗  阻抗匹配 ●串联终端匹配 串联终端匹配串联终端匹配的理论出发点是在信号源端阻抗低于传输线特征阻抗的条 件下,在信号的源端和传输线之间串接一个电阻R,使源端的输出阻抗与传输线的特征阻抗 相匹配,抑制从负载端反射回来的信号发生再次反射 在串行连接终端匹配技术中,由于信号会在传输线、串行连接匹配电阻以及驱动器的 阻抗之间实现信号电压的分配,因而加在传输线上的电压只有信号电压的一半。而在接收端 由于传输线阻抗和接收器阻抗的不匹配,通常情况下接收器的输出阻抗更高,这会导致大约 同样幅度值信号的反射,这称之为附加的信号波形。故分配在负载端的信号电压大约是驱动 器输出信号电压的一半,再加上同样幅值的附加信号电压,使得接收器马上就会接收到完整 的信号电压。而附加的信号电压会反向传递到驱动端,但是串行连接的匹配电阻在接收器端 实现了反射信号的终端匹配,因而不会出现进一步的信号反射,从而保证了传输线上信号的 完整性 大斗 图3串联终端匹配  阻抗匹配 优点:串行连接终端匹配技术的优点是这种匹配技术仅仅为每一个驱动器 加入了一个电阻元件,因此相对于其它类型的电阻匹配技术来说匹配电阻 的功耗是最小的,它没有为驱动器增加任何额外的直流负载,并且也不会 在信号线与地之间引入额外的阻抗 相对并联匹配来说,串联匹配不要求信号驱动器具有很大的电流驱 动能力。选择串联终端匹配电阻值的原则很简单,就是要求匹配电阻值与 驱动器的输出阻抗之和与传输线的特征阻抗相等。 缺点:理想的信号驱动器的输出阻抗为零,实际的驱动器总是有比 较小的输出阻抗,而且在信号的电平发生变化时,输出阻抗可能不同。比 如电源电压为+45V的CMoS驱动器,在低电平时典型的输出阻抗为 379,在高电平时典型的输出阻抗为459;TL驱动器和cMOs驱动一样 其输出阻抗会随信号的电平大小变化而变化。因此,对TTL或cMoS电路 来说,不可能有十分正确的匹配电阻,只能折中考虑。  阻抗匹配 并联终端匹配 并联终端匹配是最简单的阻抗匹配技术,通过一个电阻R将传输线的 末端(可能是开路,也可能是负载)接到地或者接到VCC上。电阻R的值 必须同传输线的特征阻抗Z0匹配,以消除信号的反射。如果R同传输线的 特征阻抗Z0匹配,那么匹配电阻将吸收造成信号反射的能量,而不管匹 配电压的值。在数字电路的设计中,返回通路上吸收的电流通常都大于电 源上提供的电流。将终端匹配到vCC可以提高驱动器的能力,而将终端匹 配到地则可以提高地上的吸收能力。所以,对于50%占空比的信号而言, 将终端匹配到VCC要优于将终端匹配到地。 大斗 图4并联终端匹配  阻抗匹配 优点:并联终端匹配的优势是这种类型的终端匹配方式仅需要一个额外的 元器件 缺点:这种技术的缺点在于终端匹配电阻会带来直流功耗,匹配电阻的值 通常为509到1509,所以在逻辑高和逻辑低状态下都会有恒定的直流电 流从驱动器流入驱动器的直流负载中。另外并