电子电路分析与实践 电子电路分析与实践 项目7电子教材.doc

电子电路分析与实践 PAGE PAGE 14 项目7：智能抢答器的设计、组装与调试 一、学习目标 1．掌握组合逻辑电路的分析和设计方法； 2．熟悉触发器、常用集成组合逻辑器件的功能； 3．能运用所学知识对智力抢答器电路进行设计； 4．能运用印制电路板（万能板）、电子元件进行智力抢答器电路的组装； 5．借助常用电工电子仪器仪表对智力抢答器电路进行调试； 6．具有组合逻辑电路的设计、组装和评估能力 二、问题导入 1.基本概念 智力抢答器是一种实用的抢答器，其功能就有很好的互锁作用，抗干扰能力强。 智力抢答器电路原理图参见7.1。 图7.1智力抢答器原理图 智力抢答器实物图参见图7.2。 图7.2智力抢答器实物图 2.问题导入 1）智能抢答器电路用于什么场所？ 2）智能抢答器电路由哪些电路组成？ 3）智能抢答器电路有哪些特点？ 4）如何衡量智能抢答器电路性能的好坏？ 三、知识点 1、基本RS触发器 （1）.电路组成 基本的RS触发器又称为RS锁存器，它可由两个与非门交叉连接组成，也可由两个或非门交叉连接组成。由两个与非门组成的基本RS触发器电路如图7.4所示。图7.3为其逻辑符号。 图7.3 基本RS触发器 图7.4基本RS触发器逻辑符号 （2）工作状态 为了表示触发器在输入信号、作用下，它的状态的变化，可根据上述分析，把基本RS触发器的状态变化列于表7.1中。 表7.1与非门组成的基本RS触发器的状态表 用两个或非门构成基本RS触发器功能与其相同，只是触发器由输入信号的高电平触发。 （3）集成RS触发器 CC4043为三态RS锁存器，引脚排列及逻辑符号如图7.5所示。 图7.5 CC4043 引脚排列图 2）触发器的各种触发方式 （1）.电平控制触发 基本RS触发器动作特点是当输入端的置0或置1信号一出现，输出状态就可能随之而发生变化。触发器状态的转换没有一个统一的节拍，这不仅使电路的抗干扰能力下降，而且也不便于多个触发器同步工作。在实际使用中，经常要求触发器按一定的节拍动作，于是产生了电平控制触发器，它属于时钟触发器。这种触发器有两种输入端：一种是决定其输出状态的信号输入端；另一种是决定其动作时间的时钟脉冲输入端，简称CP输入端。 图7.6为时钟控制的RS触发器电路和符号。 图7.6 时钟控制RS触发器电路图和符号 触发器的状态转换表如表7.2所示，表中的“”表示不定状态。这里需要强调的是触发器的状态只能在CP=1到来时才能翻转。 表7.2 同步RS触发器状态转换表 由表7.2可得出同步触发器的逻辑函数表达式。该表达式又称为触发器的状态方程。 =S+ RS=0 （2）边沿触发器 为了提高触发器工作的可靠性，人们在同步触发器的基础上又设计了边沿触发器。边沿触发器是指靠CP脉冲上升沿或下降沿进行触发的触发器。在CP脉冲上升沿触发的触发器称正边沿触发器，靠CP脉冲下降沿触发的触发器称负边沿触发器。 2.各种逻辑功能的触发器 1）JK触发器 JK触发器的逻辑符号如图7.7所示。 SHAPE （a）下降沿触发 （b）上升沿触发 图7.7 JK触发器的逻辑符号 下降沿JK触发器的状态表见表7.3所示。 表7.3 下降沿JK触发器的状态转换表 由下降沿JK触发器的状态转换表画出其卡诺图并化简，如图7.8所示，时序图如图7.9所示。 图7.8 JK触发器的卡诺图 图7.9 JK触发器的时序图 由卡诺图化简可得出下降沿JK触发器的逻辑函数表达式 = 集成边沿JK触发器在电子技术中已广泛应用，常用的有CT74LS112、CC4027等。图7.10为CT74LS112的引脚排列图和逻辑符号。 图7.10 74LS112引脚排列图 2)D触发器 边沿D触发器状态转换表见表7.4。 表7.4 D触发器的状态转换表 从表7.4中可看出，边沿D触发器的状态是在CP的上升沿发生翻转，故它是上升沿触发的触发器。由边沿D触发器的状态转换表可得边沿D触发器状态方程为 =D 图7.11为上升沿触发的D触发器逻辑符号。 （a）上降沿触发