《tft显示屏设计报告书》.docxVIP

课程设计报告书 一：设计要求 设计Array基板(Cs on gate)的次像素图形 设计8英寸TFT显示屏 Array基板(Cs on gate ) 设计对应的五张掩模板： GE版、SE版、SD版、CH版、PE版，并且进行阵列 外布线 设计CF基板(上玻璃板尺寸的确定设计、黑色矩阵的设计、色层位置的确定) cell盒设计(取向剂掩模版 PI版、丝印边框掩模版 Seal版) 二：设计步骤 研究课程设计题目，进行小组内讨论，并确定最终的课设题目。 确定规格：显示屏规格尺寸、工作模式、分辨率、开口率、宽高比。 利用Initdesign计算软件的四条限制线确定 CS所占次像素比例大小和沟道宽度 W。 计算参数。 绘制图形 绘制Array基板 绘制子像素、子像素尺寸标注、阵列 绘制GE、SE、SD、CH、PE这五张掩膜版。 布线 CF基板 上玻璃板尺寸的确定设计 黑色矩阵的设计 色层位置的确定 设计cell盒 取相剂掩模版PI版②丝印 边框掩模版Seal版 三：设计思想 阵列中每个画素的大小和形状是一样的， 但是每个画素的细部设计， 并不一定要完全一 样，利用画素设计的细部改变， 可以解决一些问题。 比如通过精密计算沿着扫描线改变 TFT 的寄生电容的大小， 可以补偿电容耦合效应和信号延迟效应， 但是这样设计会使得整个布局 非常复杂，又会产生其他的问题，因此目前在绝大多数的 TFT设计中，都是采用完全相同 的画素设计。 为了使得设计出来的显示器在各种情况下都能够满足驱动原理的要求，采用的设计观念是 “最坏情况设计 ”，即在设计时考虑在极限情况下能够使用，那么其他情形就没有问题。 比如 画面的帧频在 60?75Hz，则以75Hz考虑充电时间，而以 60Hz考虑电荷保持时间，这样在 两个极限条件下如果能够满足，其它频率下肯定能够满足 四：具体设计过程 规定产品规格为 8in，规定分辨率为 640 X 480，宽高比为4:3，开口率为70%。 规定电学参数：包括资料驱动 IC,扫描驱动IC,共电极等的电压范围及方式， TFT的漏电流， 最小视讯电压信号范围， 延迟时间， 直流电压残留值， 寄生电容， 电子迁移率，截止电压等 设计参数的确定：采用像素全同设计方式，根据设定好的参数，以存储电容 Cs 和沟道宽度 W作为初始设计目标，以四大考量为基础，编写方程式，利用 Initdesigh 确定Cs和W的值，进行初始画素布局， 粗略计算开口率及其它参数。 ① 利用Initdesign 确定 CS和 W。 经过软件模拟，从图中可以看到四条限制线的交集为一个近似三角形的区域， 在此区域内的 Cs、W值都满足要求。 通常，为使像素的开口率达到最大，取最左下角的值， 在图中可取无限靠近 TFT开电流限制线和电容耦台限制线的交点处。坐标为( 5.91,12.32 ), 由于横轴表示 Cs面积占一个亚像素面积的比例，纵轴表示 TFT沟道的宽度 W值。所以可 大致计算 Cs面积，为 254 X 86 X 5.91% 平方微米=1271平方微米。由此可进行图形的初始 设计。在设计过程中，电容的大小体现在面积的大小上，所以设计时 Cs以其面积来考虑， 1这样可以简化设计过程。将计算所得参数列于下表。 沟道宽度 13.04微米 CS血枳 1 「 1365.6平万微米 Lcs占次像素的面积比例 6.35% (4) 分析及次像素的绘制 次像素大小为 254 X 84.67 m,定义开口率为 70%，这一部分完全依靠 ITO的 面积大小来实现， 根据计算， 存储电容的面积占次像素的面积是 5.91%，也是依靠ITO的面 积来实现，所以，在次像素的范围内， ITO的面积应占整个次像素面积至少约 76%。那么 扫描线与数据线及 TFT所占的面积不能超过 24%。我们知道，对于扫描线和数据线，扫描 线的信号延迟要远大于数据线的信号延迟， 且在高度方向的尺寸大于宽度方向的尺寸， 所以 数据线的宽度。根据制程设计准则，数据线宽度最小为 7 v m,数据线与ITO线间距对准误 差1(1 m,取2(1 m,这样，在宽度方向上，数据线和线间距占据的宽度至少 9仕m,那么， 在扫描线方向上可用的最大宽度为 (254 X 9+84.67 X X ) + 254 + 84.6726% , 计算X33.07 v m 扫描线与ITO对准误差 0.6 m，取1仕m,半导体延伸出栅 线最小3 v m,所以扫描线可以取 33.07-1 X 2-3=28.07 m ,这样将其值设定为 28 m.。那 么，实际上可以放置 ITO的区域变为 ： (254-35 ) X ( 84.67-7-2 ) - 254 + 84.67=77% 次像素的绘制顺序： 次像素的尺寸一扫描线一数据线一半导体线一源