CMT2210LH单接收芯片原理图及PCB版图设计指引.docxVIP

AN158 AN158 CMT2210LH 单接收芯片原理图及 PCB版图设计指南 概要 本应用文档为使用 CMOSTEK NextGenRF TM 系列单接收芯片进行产品开发的用户提供基本的原 理图和 PCB 版图设计指南，以期望帮助用户快速实现应用所需要的性能指标：如改善灵敏度、降低功耗和系统成本、提高抗干扰能力等。 本文档涵盖的产品型号如下表所示。 表 1. 本文档涵盖的产品型号 工作频率 产品型号 调制方式 主要功能 配置方式 封装 MHz ） CMT2210LH 315/433.92 OOK 直通单收 - SOP8 本文将以 CMT221xLx EM 原理图和 PCB 设计为参考，从以下几个方面来阐述使用 CMOSTEK NextGenRF TM 系列单接收芯片的注意事项： 射频输入设计 晶体电路设计 数字信号设计 电源及地设计 灵敏度优化考虑 测试电路设计 设计检查项 Copyright ? By CMOSTEK Rev 0.9 | Page 1/13 AN158 目录 1. 概要 1 2. 射频输入匹配 3 3. 晶体电路设计 5 4. 数字信号设计 6 5. 电源及地设计 7 5.1 电源滤波电路设计 7 5.2 铺地设计 7 6. 灵敏度优化考虑 8 7. 测试电路设计 9 8. 设计检查项 10 9. 文档变更记录 12 10. 联系方式 13 Rev 0.9 | Page 2/13 AN158 射频输入匹配 匹配网络通过将天线的阻抗匹配值芯片射频输入阻抗，达到提高接收灵敏度的设计目标。 CMOSTEK NextGenRF TM 2210Lx 系列单接收产品采用的是单端 LNA 输入，仅需要一个电容 C0 和一个电感 L2 就能将实现匹配功能。多数时候，在天线输入端加上由 L2 和 C1 构成的带通滤波器网 络能有效滤除复杂电磁环境给接收机带来的干扰。完整的匹配网络如下图所示。 根据不同的封装形式和不同的应用频段，用户需要选用不同元件值进行匹配。 图 1. CMT221xLx 射频输入匹配网络 说明如下： 上图暂不涉及射频匹配网络以外的其他电路。 不同封装、不同频点的匹配网络元件值如下表所示。其中： L2 、L2 规格为： ±5% ， 0603 叠层片状电感； C0 、C1 规格为： ±0.25 pF ， 0603 NP0 ， 50 V 。 表 2. 单接收匹配网络元件值 产品型号 封装 频段（MHz ） 推荐匹配 L1 （ nH ） C1（ pF ） C0（ pF ） L2 （ nH ） CMT2210LH SOP8 315 62 12 3 68 433 36 10 3 36 不同频点下射频输入等效阻抗如下表所示。 表 3. 输入等效阻抗 频率 (MHz) RFIN 管脚输入等效阻抗 ZRFIN RRFIN // C RFIN 315 120 –j*98 200 ? // 2.0 pF 433.92 79 –j*106 220 ? // 2.2 pF Rev 0.9 | Page 3/13 AN158 图 2. 匹配网络的版图设计参考 上图给出的单接收产品匹配网络的版图，基于 CMT221xLx-EM 的版图设计。其中： 保持射频信号路径尽量短，以减小信号能量传输带来的损失。 将 L1 、 L2、 C0 和 C1 尽量靠近摆放，并且尽量靠近射频输入端口。 L1 和 L2 之间相互垂直摆放，以减少它们之间的互感。 芯片的射频输入端阻抗较高，靠近射频输入端的传输线用较窄线宽，上图参考设计中用的是 0.2 mm 线宽； L2 和天线接口（ P1 ）之间的传输线用的是 1 mm 宽的传输线，用以匹配 50 Ω 阻抗的天线。 5. 尽量不要在射频器件及走线上布丝印，厚重的丝印会影响 PCB 的介电常数和射频输出阻抗。 铺地和射频走线应该尽量平整，以减小传输线上的阻抗波动。 7. 1/4 波长（ λ /4）的单极子天线是一种很常用的天线。它其实就是偶极子天线，一半由一个 1/4 波长的天线组成， 另一半由虚的 1/4 波长天线的地平面组成。 所以，对于单极子天线的设计而言，性能的好坏取决于铺地的面积。考虑不同的成本、性能、上市时间等因素，用户可以选择 不同类型的单极子天线，比如说 PCB 天线，芯片天线，胶棒天线，导线天线等。在本参考设 计中， P1 是一个连接天线用的 SMA 连接器，连接器连接的是一个阻抗为 50 Ω 的胶棒天线， 以使参考设计达到最佳性能。 Rev 0.9 | Page 4/13 AN158 晶体电路设计 为了减少封装管脚个数， CMT221xLx 都采用单端晶体的设计。此外，晶体所需的负载电容已经 集成到了芯片内部， PC