Memory-Compiler使用入门介绍.pdfVIP

Memory Compiler 使用介绍 在使用Memory Compiler 时，请务必确保你的RAM 从头到尾的规格与设定都相同，否 则会造成一些不可避免的错误。 首先在RTL 代码阶段，要用到RAM 就要用Artisan 公司提供的Memory Compile 产生 的verilog 代码，此时不需要着急产生其他后阶段的必要数据，因为RTL 代码阶段，只需要 行为级模型即可。 当进入门级代码后，RAM compiler 就要产生其他的相关数据了，同时要考虑RAM 版 图的位置与方向。由于一个大的设计不会设计一次就会完成，所以有两个重点，第一个是每 次使用RAM compiler 时都一定要让它产生特性设置文档，避免忘记自己做过的设定。第二 件事是对应的文件名要定义好，否则RAM 的方向不同但是又用到了相同的文件名，就会把 原始数据覆盖掉。 下图为SRAM 在流程中需要产生的文档 RTL 阶段 在RTL 阶段主要只是产生verilog 行为级和设置文件。因为在RTL 阶段不需要考虑RAM 的位置信息。Memory Compiler 提供4 种选择，分别为ra1sh,ra2sh,rf1sh,rf2sh 。前面的ra 与 rf 分别指的是SRAM 与register file，其中rf 在同样的情况下比ra 占的面积小，但是rf 的大 小有限制，其限制大小位4096bits 。而后面1sh 与2sh 表示位单端口还是双端口，如果SRAM 的容量比较大的话，相同设置下，1sh 比2sh 面积要小，速度也要快，功耗要低。 Memory Compiler 运行界面如下图所示 instance name ：该设置是对RAM 的命名，由于ram 的特性有地址和位数，所以在命名 的时候尽量包含这些信息。 number of words ： 该设置用来确定RAM 的深度，即寻址空间大小。 number of bits ：该设置用来确定RAM 的宽度。 frequency：该设置用来确定RAM 的工作频率，该设置确定后就可以基本确定RAM 的 功耗，估计的结果位平均电流，通过该数据来设定电源环的宽度。 ring width ：该设置为工具建议的电源环宽度。 relative footprint （相对的占用空间）：该设置确定RAM 的形状，最好让RAM 的形状接 近正方形。 接着选择utilities （效用）-advanced options ，将Ground 的名字改成GND 或者VSS 。 如下图所示. 在VIEWS 选项中选择postscript datasheet 与verilog model ，点击generate 按钮，便会产 生相应的verilog 代码与设置文件。 最后在MENU 中点击utilities-write spec 产生SRAM 的注释文档。 综合与布局布线阶段 为了避免重新启用 Memory Compiler 与以前设置有出入，所以最好一次性将 Memory Compiler 能够产生的相关数据一并输出。在这里，Memory Compiler 还需要产生3 种数据。 1. .LIB 该数据是RAM 的时序信息文件 2. .VCLEF 布局布线工具需要使用的物理信息文件 3. .SPEC RAM 的注释文件 在布局布线前，需要考虑RAM 的长与宽，估计它的位置与方向，尽量让功能相关的模 块靠近一些。 将产生的.LIB 文件转换成.DB 文件，就可以把Memory Compiler 生成的RAM 加入到代 码中进行综合了。在综合工具的脚本中的search path 下加入RAM 的DB 文件地址即可。 将产生的vclef 加入到布局布线工具中，如下图所示。 这样Memory Compiler 的使用与应用基本就完成了。