微机原理与接口技术：12第5章 输入输出接口.pptVIP

* 分析：由于系统板上的I/O端口地址分配在000～0FFH范围内（原因见表5-1），故只使用低8位地址线，这意味着A9和A8两位应赋0值（连接G2A与G2B）。 为让每个被选中的芯片内部拥有32个端口，只要留出5根低位地址线不参加译码（作为片内选择地址），其余的高位地址线作为74LS138的输入线，参加译码，或作为74LS138的控制线与AEN一起，控制74LS138的译码是否有效。由上述分析，可以得到译码电路输入地址线的值，如表5-5所示。 例5-2 使用74LS138设计一个系统板上接口芯片的I/O端口地址译码电路，并且让每个接口芯片内部的端口数目为32个。 0~1FH 0~7H 0H 十六进制 片 内 端 口 寻 址 片 选 控 制 用 途 A4 A3 A2 A1 A0 A7 A6 A5 0 0 A9 A8 地址线 表5-5 译码电路输入地址线的值 从表5-5所知，若满足控制条件，即G1接高电平， G2A和G2B接低电平，则由输入端C,B,A的编码来决定输出：CBA=000,则Y0=0,其他输出端为高电平；CBA=001,则Y1=0,其他输出端为高电平；…； CBA=111,则Y7=0,其他输出端为高电平。由此可分别产生8个译码输出信号（低电平）。若控制条件不满足，则输出端全为“1”，不产生译码端输出信号，即译码无效。 * 设计：采用74LS138译码器，可设计PC机系统板上的端口地址译码电路，如图5-5所示。图中地址线的高5位参加译码，其中A5～A7经译码器，分别产生 (8237)、 (8259)、 (8253)、 (8255A)的片选信号，而地址线的低5位A0～A4作芯片内部寄存器访问地址。从74LS138译码器的真值表可知，8237A的端口地址范围是000～01FH，8259A的端口地址范围是020～03FH等等，正好和前面表5-1所列出的端口地址分配表一致。 WRTNMIREG (写出NMI屏蔽寄存器) 13 15 14 12 11 WRTDMAPG (写DMA页面寄存器) A5 A6 A7 1 2 3 A B C U54 A8 A9 AEN IOW DMACS(8237) INTRCS(8259) T/CCS(8253) PPICS(8255) Y5 Y6 Y7 10 9 7 10 13 12 74LS32 ≥1 ≥1 9 8 11 Y0 Y1 Y2 Y3 Y4 G2B G2A G1 74LS138 图5-5 译码器多端口地址译码电路 分析DMAC、INTR、T/C以及PPI的地址范围 图5-5中地址线的高5位参加译码，其中A5~A7译码分别产生DMAC(8237)、INTR(8259)、T/C(8253)、PPI(8255)的片选信号，而地址线低5位A0~A4作芯片内部寄存器的访问地址。 DMAC的范围：A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 即000~01FH INTR的范围： A7 A6 A5 A4 A3 A2 A1 A0 0 0 1 0 0 0 0 0 0 0 1 1 1 1 1 1 即020~03FH T/C的范围： A7 A6 A5 A4 A3 A2 A1 A0 0 1 0 0 0 0 0 0 0 1 0 1 1 1 1 1 即040~05FH PPI的范围： A7 A6 A5 A4 A3 A2 A1 A0 0 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 即060~07FH 见P129习题10 分析DMAC、IN