实验一组合逻辑电路的设计与测试.docxVIP

实验一 组合逻辑电路的设计与测试 一、实验原理 根据设计任务的要求建立输入、 输出变量，并列出真值表； 然后用逻辑电路代数或卡诺图化简法求出简化的逻辑表达式并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。 最后，验证设计的正确性。 二、实验目的 掌握组合逻辑电路的设计与测试方法。 三、实验设备与器件 1、+5V直流电源 2 、逻辑开关 3、逻辑电平显示器 4 、直流数字电压表 5、CC4011×2(74LS00) CC4012 ×3(74LS20) CC4030(74LS86) CC4081(74LS08) 74LS54 × 2(CC4085) CC4001(74LS02) 四、实验内容 1、 设计用与非门及异或门、与门组成的半加器电路。 （1）真值表如下表 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 简化逻辑表达式为 S AB AB A B C AB （3）逻辑电路图如下 2、设计一个一位全加器，要求用异或门、与门、或门实现。 用四 2 输入异或门（ 74LS86）和四 2 输入与非门（ 74LS00）设计一个一位全加器。 （1）列出真值表如下表。其中 Ai 、 Bi 、Ci 分别为一个加数、另一个加数、低位向本位的进位； Si 、 Ci+1 分别为本位和、本位向高位的进位。 Ai Bi C