常用组合逻辑电路3选择器、比较器44组合逻辑电路的竞争与冒险参考幻灯片.pptVIP

=E . m1 =E . m2 =E . m3 =E . m4 =E . m5 =E . m6 =E . m7 =E . m0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A2 A1 A0 E 3-8译码器 译码器的每一个输出端代表了相应输入变量的最小项。 4.3.3 译码器 1. 输出是A2A1A0三个变量的全部最小项的非 2. 0 0 1 2 A A A S1 S2 S3. Y = 1 0 1 2 A A A S1 S2 S3. Y = 2 0 1 2 A A A S1 S2 S3. Y = 3 0 1 2 A A A S1 S2 S3. Y = 4 0 1 2 A A A S1 S2 S3. Y = 5 0 1 2 A A A S1 S2 S3. Y = 6 0 1 2 A A A S1 S2 S3. Y = 7 0 1 2 A A A S1 S2 S3. Y = m0 m1 m2 m3 m4 m5 m6 m7 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138译码器 S1 S2 S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 X8 X4 X2 X1 74LS42 3. 二 - 十进制译码器 七段显示译码器 X8