锁存器,真值表.docxVIP

PAGE PAGE # 74LS373 简介 74LS373引脚（管脚）图: VCC °7 °7 °6 °6 。5 创 O4 LE 74LS373内部逻辑图: Dq0Dio070 D .— Dq 0 Di o 07 0 D . —. D D | D 一 0 _ D . ■ D _ Q Q Q Q a a ■— a G G G G G G G.. 04 LATCH X O2 D I Oo I Ot Is Is 13 105 |oe 107 ? ? ? ? ? ? ? 74LS373真值表: LS373 Dn LE OE 0口 H H L H L H L L X L L oq X X H z* 由于8051单片机的P0 口是分时复用的，因此在进行程序存储器扩展时， 需要使用地址锁存器将地址信号从地址 /数据总线中分离出来。单片机系统中常用的地址锁 存器芯片74LS373以及coms的74hc373。是带三态缓冲输出的 8D触发器。 对74LS373,当三态门使能信号 0E为低电平时，三态门导通，允许 Q0~Q7 输出，0E为高电平时，输出悬空。当 74LS373用作锁存器时，应使 0E为低电平导通输出， 此时锁存使能端 C为高电平时，输出 Q0~Q7状态与输入端 D1~D7状态相同；当C发生负跳 变时，输入端 D0~D7数据锁入 Q0~Q7因此在使用 74LS373时，8051的ALE信号可以直接 与74LS373的C相连。 注意在使用中不同锁存器的地址锁存昕号 ALE的接法是不同的。对于 74LS373，8051的ALExinhao可以直接与 74LS373的C相连。但在使用 74LS273时，8051 的ALE信号需接反相器后才可以去 74LS273的CLK相连。 器件名称简单描述器件功能管脚图 器件名称 简单描述 器件功能管脚图 74LS37374LS373 是一个三态八位数据锁存 器。可查看其功能管脚图及控制逻辑）。74373D1 ⑶74LS27374LS273 是 74LS373 74LS373 是 一个三态八位数据锁存 器。 可查看其功 能管脚图及控制逻辑）。 74373 D1 ⑶ 74LS273 74LS273 是 一个八位数据寄存器。 与373相 比，其最大特点是上升沿 锁存，但它不具有三态特 征 可查看其功 能管脚图及控制逻辑）。 —— D1 Q1 — -—— 02 Q2 — — D3 Q3 — —— D4 Q4 — — 05 74273 D8 Q5 Q6 — D7 Q7 —— -C DB CLRN I 1Z QE L -- 地址锁存器74LS373引脚图 (2009-07-05 02:41:28) 转载 标签： 地址锁存器 引脚 电平 d 触发器 it 单片机系统中常用的地址锁存器芯片 74LS373以及coms的74hc373。是带三态缓冲输出的 8D触发器，其引脚图与结构原理图、电路连接图如下： 74LS373引脚图内部结构原理图电路连接图 E G 功 能 0 0 直通 Qi = Di 0 1 保持（ Qi 保持不变） 1 X 输出高阻 74LS373功能表 E G D Q L H H H L H L L L L X Q 上表是74LS373的真值表，表中： L――低电平； H――高电平； X 不定态； Q0建立稳态前 Q的电平； G输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。图中 O 使能端，接 地。 当G=“ 1”时，74LS373输出端1Q-8Q与输入端1D— 8D相同； 当G为下降沿时，将输入数据锁存。 参考链接： /2008-08/8242.htm74LS373 引脚图 [日期 :2008-08-30 ] [ 来源 : 作者:佚名] [ 字体：大中小 ] （ 投递新闻 ） 单片机系统中常用的地址锁存器芯片 74LS373以及coms的74hc373。是带三态缓冲输出的 8D触发器，其引脚图与结构原理图、电路连接图如下： V74LS373 V74LS373引脚图内部结构原理图电路连接图 PAGE PAGE # E G功能 0 0 直通 Qi = Di 0 1保持（Qi保持不变） 1 X输出高阻 V74LS373功能表＞ E G D Q L H H H L H L L L L X Q 上表是74LS373的真值表，表中： L――低电平； H――高电平； X 不定态； Q0建立稳态前 Q的电平； OE使能端，接G输入端，与8031ALE OE使能端，接 当G=“ 1”时，74LS373输出端1Q-8Q与输入端1D— 8D相同； 当G为下降沿时，将输入数据锁存。 tafe- （附加单片机通过74LS373扩展的电路图一张）