第2章 89C51单片机的硬件结构和原理.pptxVIP

第2章 89C51/S51单片机的结构和原理黄浩乾能源与电气学院中§2.2 89C51/S51单片机引脚及其功能§2.1 89C51/S51单片机芯片内部结构及特点§2.3 89C51/S51单片机存储器配置§2.4 时钟电路及89C51/S51CPU时序§2.5 复位操作§2.1 89C51/S51单片机芯片内部结构及特点§2.1.1 89C51/S51单片机的基本组成一、组成89C51/S51带闪存(Flash ROM)单片机结构框图 如图2-1 所示外部时钟源外部事件计数振荡器和时序OSC程序存储器4KB FLASH ROM数据存储器256B RAM/SFR2×16位定时器/计数器80C51CPU64KB 总线扩展控制器可编程I/O可编程全双工串行口内中断外中断控制串行通信P0 P2 P1 P3图2-1 89C51/S51单片机结构框图地址/数据组成1、一个8位 的微处理器CPU。2、片内数据存储器(RAM128B/256B）:用以存放可以读/写的数据，如运算的中间结果、最终结果以及欲 显示的数据等。3、片内4kB程序存储器Flash ROM（4KB）:用以存放程序、一些原始数据和表格。4、四个8位并行I/O（输入/输出）接口 P0~P3:每个口可以用作输入，也可以用作输出。 5、两个16位定时/计数器 每个定时/计数器都可以设置成计数方式，用以对外部事件进行计数，也可以设置成定时方式，并可以根据计数或定时的结果，实现计算机控制。 6、具有5个中断源、两个中断优先级的中断控制系统通用异步收发传输器（Universal Asynchronous Receiver/Transmitter)，通常称作UART，是一种异步收发传输器，是电脑硬件的一部分。它将要传输的数据在/item/%E4%B8%B2%E8%A1%8C%E9%80%9A%E4%BF%A1/324843串行通信与/item/%E5%B9%B6%E8%A1%8C%E9%80%9A%E4%BF%A1/324892并行通信之间加以转换。 7、一个全双工UART的串行I/O口可实现单片机与单片机或其它微机之间串行通信。 8、片内振荡器和时钟产生电路石英晶体和微调电容需要外接，最高允许振荡频率为24 MHz。休闲方式及掉电方式。 9、具有节电工作方式休闲模式，功耗降低一大半，掉电功耗几乎为0，都可通过中断唤醒；休闲模式，代码不再执行，只有定时器工作，能通过定时器中断唤醒；掉电模式，只能通过外部中断唤醒；二、89C51/S51/S51系列单片机的性能易 89C51/S51单片机与8051相比，具有节电工作方式，即休闲方式及掉电方式；各个部分通过片内8位数据总线（DBUS）相连接；89C51/S51是用静态逻辑来设计的，其工作频率可下降到0 Hz，并提供两种可用软件来选择的省电方式——空闲方式（Idle Mode)和掉电方式（Power Down Mode）；在空闲方式中，CPU停止工作，而RAM、定时器/计数器、串行口和中断系统都继续工作。此时的电流可降到大约为正常工作方式的15%。在掉电方式中，片内振荡器停止工作，由于时钟被“冻结”，使一切功能都暂停，故只保存片内RAM中的内容，直到下一次硬件复位为止；中§2.1.2 89C51/S51单片机芯片内部结构一、结构图由 中央处理单元（CPU）、存储器（ROM及RAM）和I/O接口组成。89C51/S51单片机内部结构如图所示。二、结构组成1、中央处理单元（89C51/S51CPU）1）运算器（1）ALU：逻辑运算单元可对4位（半字节）、8位（一字节）、16位（双字节）数据进行操作。（2）8位累加器ACC（A）：它经常作为一个运算数经暂存器2进入ALU的输入端，与另一个来自暂存器1的运算数进行运算，运算结果又送回ACC。过程参考前图（3）8位程序状态寄存器PSW：指示指令执行后的状态信息供程序查询和判别用。(表2-7)（4）8位寄存器B：在乘除运算时，用来存放一个操作数也用来存放运算后的一部分结果；如不能做乘除运算时，作为通用寄存器。（5）布尔处理器：专门用于处理位操作的，以PSW中的C为其累加器（在布尔处理器及其指令中以C代替CY）。如可执行置位、位清零、位取反等，以及位累加器C与其他可位寻址的空间之间进行信息传送等位操作，结果存放在进位标志位C中。（6）2个8位暂存器：ALU的两个入口处。（如前图）2）控制器（1）程序计数器PC（16位）由两个8位计数器PCH、PCL组成；PC是程序的字节地址计数器，PC内容为将要执行的下一条指令的地址；改变PC内容，改变执行的方向；PC可对64KB（FFFFH）的ROM直接寻址，也可对89C51/S51片内RAM寻址；（2）指令寄存器IR及指令译码器ID由PC中的内容指定ROM地