2021实验5IP复用与系统设计.pptVIP

FPGA 原理与设计 基于 ISE9.1i 的设计输入方法 —— IP 复用 4.1 IP 复用 IP （知识产权）核将一些在数字电路中常用，但 比较复杂的功能块，如 FIR 滤波器、 SDRAM 控制器、 PCI 接口等设计做成一个“黑盒”或者是可修改参 数的模块，供设计者使用。 IP 核包括硬 IP 与软 IP 。 调用 IP 核能避免重复劳动，大大减轻设计人员的工 作量。 4.1 IP 复用 Xilinx Core Generator 采用了 Smart IP 技术和友 好的用户参数设置界面。使 IP 从生成到使用的过程 简单，灵活，易用，高效，而且可以对 IP 使用的资 源做一定估计。 4.1 IP 复用 下面以一个 10 进制计数器为例，讲解如何在 ISE9.1i 中生成 IP 和使用 IP ，实现设计。 1. 设计要求 设计一个 10 进制计数器 : （ 1 ）计数频率为 1Hz （ 2 ）外部晶振为 30MHz （ 3 ）使用 7 段 LED 显示计 数器的值。 其原理框图如右图所示。 2. 新建工程 3. 新建 VHDL （分频器）文件 4. 编写分频器的 VHDL 源程序 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIG