基于VHDL的IIC时序电路设计.docxVIP

PAGE PAGE #/ 8 基于VHDL的IIC时序电路设计 iic 总线在设计时要看你所使用的器件的传输或接收时序 只要会一个，其他的都一样 以下是我在一本书上看到的，你看看就会用了 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity reciver is port(reset,clk: in std_logic; sda,scl: inout std_logic; rd: out std_logic; td