电子技术相关数字集成电路基础作业答案.pdf

《数字集成电路基础》作业答案 第一次作业 1、 查询典型的 TTL 与 CMOS 系列标准电路各自的 VIH 、VIL 、VOH 和 VOL ， 注明资料出处。 2、 简述摩尔定律的内涵，如何引领国际半导体工艺的发展。 第二次作业 1、 说明 CMOS 电路的 Latch Up 效应；请画出示意图并简要说明其产生原因； 并简述消除“ Latch-up”效应的方法。 答：在单阱工艺的 MOS 器件中 （P 阱为例），由于 NMOS 管源与衬底组成 PN 结，而 PMOS 管的源与衬底也构成一个 PN 结，两个 PN 结串联组成 PNPN 结构， 即两个寄生三极管 (NPN 和 PNP) ，一旦有因素使得寄生三极管有一个微弱导通，两者的正反馈使得电流积聚增加， 产生自锁现象。 影响：产生自锁后，如果电源能提供足够大的电流，则由于电流过大，电路将被烧毁。 消除“ Latch-up ”效应的方法 ：版图设计时：为减小寄生电阻 Rs 和 Rw ，版图设计时采用 双阱工艺、 多增加电源和地接触孔数目， 加粗电源线和地线， 对接触进行合理规划布局，减 小有害的电位梯度；工艺设计时：降低寄生三极管的电流放大倍数：以 N 阱 CMOS 为例， 为降低两晶体管的放大倍数，有效提高抗自锁的能力，注意扩散浓度的控制。为减小寄生 PNP 管的寄生电阻 Rs，可在高浓度硅上外延低浓度硅作为衬底，抑制自锁效应。工艺上采 用深阱扩散增加基区宽度可以有效降低寄生 NPN 管的放大倍数；具体应用时：使用时尽量 避免各种串扰的引入，注意输出电流不易过大。 2、 什么是器件的亚阈值特性，对器件有什么影响？ 答：器件的亚阈值特性是指在分析 MOSFET 时，当 VgsVth 时 MOS 器件仍然 有一个弱的反型层存在， 漏源电流 Id 并非是无限小， 而是与 Vgs 呈现指数关系， 这种效应称作亚阈值效应。 影响：亚阈值导电会导致较大的功率损耗，在大型 电路中，如内存中，其信息能量损耗可能使存储信息改变， 使电路不能正常工作。 3、 什么叫做亚阈值导电效应 ？ 并简单画出 log I D -V GS 特性曲线。 答： log I D 平方律 指数关系 V TH V GS 图 1.6 在分析 MOSFET 时，我们一直假设：当 VGS 下降到低于 V TH 时器件会突然关断。实际 上， V GS VTH 时，一个“弱”的反型层仍然存在，并有一些漏源电流。甚至 V GS VTH , I D 也并非是无限小，而是与 V GS 呈现指数关系。这种效应称作“亚阈值 导电”。 V GS I0 exp 当V DS 大于 200mv 左右时， 这一效应可用公式为 I D ＝ V T ,式中， 1,是一 个非理想因子，我们也称器件工作在弱反型区。其特性曲线如图 1.6 所示 . 4、 基于 NMOS 管一阶 I-V 公式，计算宽长比分别为 W1/L1 与 W2/L2 的 NMOS 管 M1 与