定时闹钟设计 课程设计报告整理.pptxVIP

西安文理学院课程设计报告;第 1 页;第 2 页;第 1 页;西安文理学院课程设计报告;第 3 页;第 4 页;西安文理学院课程设计报告;第 6 页;西安文理学院课程设计报告 XTAL1: 振荡器反相放大器及内部时钟发生器的输入端。 XTAL2: 振荡器反相放大器的输出端。 3.2.2 时钟电路设计 利用芯片内部的振荡电路，在 XTAL1、XTAL2 的引脚上外接定时元件，内部振荡器便 能产生自激振荡。定时元件可以采用石英晶体和电容组成的并联谐振电路，如图 3.2.2 所 示。 晶振可以在 1.2～12MHZ 之间任选，甚至可以达到 24MHz，但是频率越高功耗也就越 大。和晶振并联的