基于Synopsys的多功能时钟芯片的设计—毕业设计论文.pdfVIP

基于 Synopsys 的多功能时钟芯片的设计 基于 Synopsys 的多功能时钟芯片的设计 [ 摘要 ] 本次设计为了降低电子钟的成本，减少电子钟的面积和体积，集成更多的个 性化功能，便在基于硬件描述语言 VHDL或 Verilog HDL 为基础的 EDA设计方法上，来 设计新型的电子钟。设计中根据系统的功能要求合理划分出层次，进行分级设计和仿真 验证，将较为复杂的数字系统逻辑简化为基本的模型从而降低实现的难度。以层次化的 设计方法，自顶向下进行设计，