LED显示屏芯片原理图(精).docxVIP

第五节、电子原器件原理 1、74HC245 1脚为 控制端，19脚为使能端; 当1 当1脚为高电平、 19脚低为低电平时信号 从 2 从 2、3、4、5、 6、7、8 9脚输 入；18 入；18、17、16、 15、14、13、12、11 脚 输出信号; 当1 当1脚为低电平、 19脚低为低电平时信号 从 18、17、16、15、14、13、12、 11 脚输入；2、3、4、5、6、7、 8、9位输出信号；10脚为GND，20 脚为+5V;（输入信号从排针上来, 一般为红；绿；锁存；时钟；使能; ABCD信号；这些信号一般分到 2个245的针脚上，然后输出到595 （红；绿；锁存；时钟）；138（A B C D）;和输出的排针上（锁存；时 钟） 上丄 G3 2- 1 A -4 2 3 4 5 6 7 A A A A A A A 9- 8 3EN1 [BA] 3 EN2 [AB] V1 2V 2 B B 7 1 6 7 8 B B B -27- OE DIR 19 G3 3EN1 3EN： Al VI A2 A3 A4 logic diagram (positive logic) OE B1 2、74HC138 3线一8线译码器 HC138有三个地址输入（A0-A2 ），三个选通输入（STA，-STB，-STC ）和 八个输出（-丫0 -- -Y7 ）。当STA为高电平，-STB和-STC为低电平时器件被选 通，A0-A2K可确点-Y0 -- -Y7中的一个以低电平呈现，对于 STA，-STB，-STC 的其它任何组合，-Y0 -- -Y7均为高电平。 A0---A1地址输入端STA---选通端-STB.-STC--选通端（低电平有效）-Y0---- Y1输出端（低电平有效）GND---地 VCC---电源 A0—A2 一般为 A:B:C 信号 丫0 — Y7信号输出端，输出到 4953的 2, 4脚上；有时使能信号也245 到138 （第5脚）上，此信号又 从138上输出到排针。 _ sE3EEEEELdEEF133333331114YtUY3510EJ —t|4CHIHC1M￡TItYfl￥斗tt _ s E3 EEEEELdEE 11 14 Yt U Y3 5 10 EJ —t |4CHIHC1M￡T It Yfl ￥斗 tt 71 TT hnJEEtJEtrEl Ir —IT _ c E肝e円河网邓 -co1234s€ VVVYyYyY FIFll?1FlFini?1Fl r HC23e and HICT23e. A1 HC/HCT HC/HCT 233 133 15 -YO ￥€ 14 -Y1 YT 3、74HC595 8位移位寄存器（串行输入，3S并行锁存输出） HC595内含8位串入，串/并出移位寄存器和8位三态输出锁存器。寄存器和 锁存器分别有各自的时钟输入（CPsr和CPla）。当CPsr从低到高电平跳变时， 串行输入数据（DS ）移入寄存器。当CPla从低到高电平跳变时，寄存器的数据置 入锁存器。清除端（-CR ）的低电平仅对寄存器复位（Q7S为低电平）。而对锁存 器无影响。当输出允许控制（-EN ）为高电平时，并行输出（Q0— Q7）为高阻 态，而串行输出（Q7S ）不受影响。 CP1A---锁存器时钟输入端CPSR---寄存器时钟输入端-CR---清除端（低电平 有效）DS---串行数据输入端 VCC---电源 GND---地-EN---输出允许控制端（低电平有效） Q0、Q7--- VCC---电源 GND---地 数据输出端 IIIK|BH ■I nIIjH IIIK| BH ■I n IIjH mill nil I IIllllll Illi III I IIIIIEIIli lllllllllllllllllllll Ell iiniiiiiiiiiiii-IriiaiaHHIiiihii IIIIIIII NI恩rliiiiiiiiiiiiiimiL Ill iiiMniih Illi I mill fill Jnzir iiiiiiiniiiiiiN 14脚为信号输入端，此信号从245 的针脚上输入；Q0----Q7信号输出到模块针脚（红绿信号; 13脚为使能一般接地（低电平有效;12脚为时钟,11脚为锁存,这俩脚信号都从 245输入；单元板上的公共信号全是相通的.（使能,锁存.时钟;第10脚为清零信号一 般接5V（高电平有效 第9脚为信号输出脚，输出到下一个595的第14脚；（单元板 上的最后一个595的第9脚把红绿信号输出到排针上） |di U￡ 二4 1. l rT InninnHiin 4、0724C4953 11 m QT J] .曲 ii I